有好点的做网站的公司吗,给网站做优化刷活跃要收费吗,做网站很难吗,网站 选项卡 图标目录 1、前言工程概述免责声明 2、相关方案推荐本博已有的 SDI 编解码方案本方案在Xilinx-Kintex7上的应用 3、详细设计方案设计原理框图输入Sensor之--OV5640摄像头输入Sensor之--HDMIVDMA图像缓存RGB转BT1120GTX 解串与串化SMPTE SD/HD/3G SDI IP核BT1120转RGBHDMI输… 目录 1、前言工程概述免责声明 2、相关方案推荐本博已有的 SDI 编解码方案本方案在Xilinx-Kintex7上的应用 3、详细设计方案设计原理框图输入Sensor之--OV5640摄像头输入Sensor之--HDMIVDMA图像缓存RGB转BT1120GTX 解串与串化SMPTE SD/HD/3G SDI IP核BT1120转RGBHDMI输出工程源码架构之--逻辑设计工程源码架构之--SDK软件设计 4、工程源码1详解--OV5640摄像头输入转HD-SDISFP光口回环5、工程源码2详解--OV5640摄像头输入转HD-SDISFP光口发送6、工程源码3详解--SFP光口接收HD-SDI视频转HDMI输出7、工程源码4详解--HDMI输入转3G-SDISFP光口回环8、工程源码5详解--HDMI输入转3G-SDISFP光口发送9、工程源码6详解--SFP光口接收3G-SDI视频转HDMI输出10、工程移植说明vivado版本不一致处理FPGA型号不一致处理其他注意事项 11、上板调试验证准备工作输出视频演示 12、福利工程代码的获取 Zynq系列FPGA实现SDI编解码转SFP光口传输光端机基于GTX高速接口提供6套工程源码和技术支持 1、前言
目前FPGA实现SDI视频编解码有两种方案一是使用专用编解码芯片比如典型的接收器GS2971发送器GS2972优点是简单比如GS2971接收器直接将SDI解码为并行的YCrCb422GS2972发送器直接将并行的YCrCb422编码为SDI视频缺点是成本较高可以百度一下GS2971和GS2972的价格另一种方案是使用FPGA逻辑资源部实现SDI编解码利用Xilinx系列FPGA的GTP/GTX资源实现解串利用Xilinx系列FPGA的SMPTE SDI资源实现SDI编解码优点是合理利用了FPGA资源GTP/GTX资源不用白不用缺点是操作难度大一些对FPGA开发者的技术水平要求较高。有意思的是这两种方案在本博这里都有对应的解决方案包括硬件的FPGA开发板、工程源码等等。
工程概述
本设计基于Zynq系列的Zynq7100 FPGA开发板实现SDI视频编解码SFP光口传输也就是实现普通Sensor采集转SDI输出但输出方式不是NBC座子而是SFP光口类似于市面上的光端机理论上输入源可以是多种多样的取决于你想做的产品本博主手上只有OV5640摄像头外加开发板自带了一路HDMI输入接口所以本设计的Sensor为OV5640摄像头和HDMI另外为了照顾收手上没有Sensor或者不是本设计同款Sensor亦或是Sensor方案还未定的情况本博主在工程中还设计了动态彩条模块彩条由FPGA内部逻辑产生且是动态移动的完全可模拟Sensor输入源选择Sensor还是彩条通过Sensor模块的顶层参数配置默认选择Sensor输入
SDI视频转SFP光口发送流程如下
FPGA采集到Sensor图像后经过Xilinx官方的Video In To AXI4-Stream IP核实现Native视频到 AXI4-Stream视频流的转换AXI4-Stream视频流是Xilinx推荐的图传数据流形式然后调用Xilinx官方的VDMA实现图像缓存缓存介质为PS端DDR3为了降低延时VDMA配置为缓存1帧图像从DDR3中读出后送入ilinx官方的AXI4-Stream To Video Out IP核实现AXI4-Stream视频流到Native视频的转换即输出带行同步、场同步等同步信号的RGB888视频然后调用纯Verilog实现的RGB转BT1120模块实现RGB888视频到BT1120视频流的转换然后调用Xilinx官方的SMPTE SD/HD/3G SDI IP核实现SDI视频编码操作本工程有HD-SDI和3G-SDI两种编码然后调用Xilinx官方的GTX高速资源直接调用原语实现并行数据到高速串行的转换本博称之为串化差分高速信号再进入板载的SFP光口输出用光纤连接与其对接的接收设备
SFP光口接收SDI视频输出流程如下
FPGA开发板板载SFP光口接收SDI输入视频差分SDI视频信号进入Xilinx官方的GTX高速资源直接调用原语实现数据高速串行到并行的转换本博称之为解串解串后的并行视频再送入Xilinx系列FPGA特有的SMPTE SD/HD/3G SDI IP核进行SDI视频解码操作并输出BT1120视频然后调用纯Verilog实现的BT1120转RGB模块实现BT1120视频流到RGB888视频的转换再经过Xilinx官方的Video In To AXI4-Stream IP核实现Native视频到 AXI4-Stream视频流的转换AXI4-Stream视频流是Xilinx推荐的图传数据流形式然后调用Xilinx官方的VDMA实现图像缓存缓存介质为PS端DDR3为了降低延时VDMA配置为缓存1帧图像从DDR3中读出后送入ilinx官方的AXI4-Stream To Video Out IP核实现AXI4-Stream视频流到Native视频的转换即输出带行同步、场同步等同步信号的RGB888视频然后调用本博自研的纯Verilog实现GRB转HDMI模块实现RGB888视频流到HDMI视频转换最后通过HDMI线连接至显示器显示即可
本博客提供6套工程源码具体如下 现对上述6套工程源码做如下解释方便读者理解
工程源码1
开发板FPGA型号为Xilinx–Xilinx-Zynq7100–xc7z100ffg900-2输入源为OV5640摄像头或动态彩条分辨率为1280x72030Hz可以通过Sensor模块的顶层参数配置默认选择Sensor输入FPGA纯verilog实现的i2c配置模块对摄像头进行初始化配置并采集摄像头数据以RGB888输出然后调用Xilinx官方的Video In To AXI4-Stream IP核实现Native视频到 AXI4-Stream视频流的转换然后调用Xilinx官方的VDMA实现图像缓存缓存介质为PS端DDR3图像从DDR3中读出后送入ilinx官方的AXI4-Stream To Video Out IP核实现AXI4-Stream视频流到Native视频的转换然后调用纯Verilog实现的RGB转BT1120模块实现RGB888视频到BT1120视频流的转换然后调用Xilinx官方的SMPTE SD/HD/3G SDI IP核实现HD-SDI视频编码操作然后调用Xilinx官方的GTX原语实现并行数据到高速串行的转换差分高速信号再进入板载的SFP光口输出用光纤连接板载的SFP光口的TX和RX接口形成单板的SFP光口回环然后FPGA开发板板载SFP光口接收SDI输入视频差分SDI视频信号进入Xilinx官方的GTX高速资源直接调用原语实现数据高速串行到并行的转换本博称之为解串解串后的并行视频再送入Xilinx系列FPGA特有的SMPTE SD/HD/3G SDI IP核进行SDI视频解码操作并输出BT1120视频然后调用纯Verilog实现的BT1120转RGB模块实现BT1120视频流到RGB888视频的转换再经过Xilinx官方的Video In To AXI4-Stream IP核实现Native视频到 AXI4-Stream视频流的转换AXI4-Stream视频流是Xilinx推荐的图传数据流形式然后调用Xilinx官方的VDMA实现图像缓存缓存介质为PS端DDR3为了降低延时VDMA配置为缓存1帧图像从DDR3中读出后送入ilinx官方的AXI4-Stream To Video Out IP核实现AXI4-Stream视频流到Native视频的转换即输出带行同步、场同步等同步信号的RGB888视频然后调用本博自研的纯Verilog实现GRB转HDMI模块实现RGB888视频流到HDMI视频转换最后通过HDMI线连接至显示器显示即可本工程需要运行Zynq软核是单板的SFP光口数据回环即一套工程同时实现了SDI视频转SFP光口发送SFP光口接收SDI视频输出的完整功能用于验证该方案的可行性适用于SDI视频转SFP光口传输场景
工程源码2
开发板FPGA型号为Xilinx–Xilinx-Zynq7100–xc7z100ffg900-2输入源为OV5640摄像头或动态彩条分辨率为1280x72030Hz可以通过Sensor模块的顶层参数配置默认选择Sensor输入FPGA纯verilog实现的i2c配置模块对摄像头进行初始化配置并采集摄像头数据以RGB888输出然后调用Xilinx官方的Video In To AXI4-Stream IP核实现Native视频到 AXI4-Stream视频流的转换然后调用Xilinx官方的VDMA实现图像缓存缓存介质为PS端DDR3图像从DDR3中读出后送入ilinx官方的AXI4-Stream To Video Out IP核实现AXI4-Stream视频流到Native视频的转换然后调用纯Verilog实现的RGB转BT1120模块实现RGB888视频到BT1120视频流的转换然后调用Xilinx官方的SMPTE SD/HD/3G SDI IP核实现HD-SDI视频编码操作然后调用Xilinx官方的GTX原语实现并行数据到高速串行的转换差分高速信号再进入板载的SFP光口输出本工程需要运行Zynq软核是单板的SFP光口数据发送功能适用于SDI视频转SFP光口输出场景比如市面上的光端机
工程源码3
FPGA开发板板载SFP光口接收SDI输入视频差分SDI视频信号进入Xilinx官方的GTX高速资源直接调用原语实现数据高速串行到并行的转换本博称之为解串解串后的并行视频再送入Xilinx系列FPGA特有的SMPTE SD/HD/3G SDI IP核进行SDI视频解码操作并输出BT1120视频然后调用纯Verilog实现的BT1120转RGB模块实现BT1120视频流到RGB888视频的转换再经过Xilinx官方的Video In To AXI4-Stream IP核实现Native视频到 AXI4-Stream视频流的转换AXI4-Stream视频流是Xilinx推荐的图传数据流形式然后调用Xilinx官方的VDMA实现图像缓存缓存介质为PS端DDR3为了降低延时VDMA配置为缓存1帧图像从DDR3中读出后送入ilinx官方的AXI4-Stream To Video Out IP核实现AXI4-Stream视频流到Native视频的转换即输出带行同步、场同步等同步信号的RGB888视频然后调用本博自研的纯Verilog实现GRB转HDMI模块实现RGB888视频流到HDMI视频转换最后通过HDMI线连接至显示器显示输出分辨率为1280x72060Hz本工程需要运行Zynq软核是单板的SFP光口数据接收功能适用于SFP光口接收SDI视频输出场景
工程源码4
开发板FPGA型号为Xilinx–Xilinx-Zynq7100–xc7z100ffg900-2输入源为板载的HDMI输入接口或动态彩条分辨率为1920x108060Hz使用笔记本电脑接入HDMI输入接口以模拟输入Sensor可以通过Sensor模块的顶层参数配置默认选择Sensor输入FPGA纯verilog实现的i2c配置模块完成HDMI RX的DDC接口配置EDID配置为1920x108060Hz使用纯VDHL代码实现的HDMI转RGB模块实现输入HDMI视频解码操作并输出Native的RGB888视频流然后调用Xilinx官方的Video In To AXI4-Stream IP核实现Native视频到 AXI4-Stream视频流的转换然后调用Xilinx官方的VDMA实现图像缓存缓存介质为PS端DDR3图像从DDR3中读出后送入ilinx官方的AXI4-Stream To Video Out IP核实现AXI4-Stream视频流到Native视频的转换然后调用纯Verilog实现的RGB转BT1120模块实现RGB888视频到BT1120视频流的转换然后调用Xilinx官方的SMPTE SD/HD/3G SDI IP核实现3G-SDI视频编码操作然后调用Xilinx官方的GTX原语实现并行数据到高速串行的转换差分高速信号再进入板载的SFP光口输出用光纤连接板载的SFP光口的TX和RX接口形成单板的SFP光口回环然后FPGA开发板板载SFP光口接收SDI输入视频差分SDI视频信号进入Xilinx官方的GTX高速资源直接调用原语实现数据高速串行到并行的转换本博称之为解串解串后的并行视频再送入Xilinx系列FPGA特有的SMPTE SD/HD/3G SDI IP核进行SDI视频解码操作并输出BT1120视频然后调用纯Verilog实现的BT1120转RGB模块实现BT1120视频流到RGB888视频的转换再经过Xilinx官方的Video In To AXI4-Stream IP核实现Native视频到 AXI4-Stream视频流的转换AXI4-Stream视频流是Xilinx推荐的图传数据流形式然后调用Xilinx官方的VDMA实现图像缓存缓存介质为PS端DDR3为了降低延时VDMA配置为缓存1帧图像从DDR3中读出后送入ilinx官方的AXI4-Stream To Video Out IP核实现AXI4-Stream视频流到Native视频的转换即输出带行同步、场同步等同步信号的RGB888视频然后调用本博自研的纯Verilog实现GRB转HDMI模块实现RGB888视频流到HDMI视频转换最后通过HDMI线连接至显示器显示即可本工程需要运行Zynq软核是单板的SFP光口数据回环即一套工程同时实现了SDI视频转SFP光口发送SFP光口接收SDI视频输出的完整功能用于验证该方案的可行性适用于SDI视频转SFP光口传输场景
工程源码5
开发板FPGA型号为Xilinx–Xilinx-Zynq7100–xc7z100ffg900-2输入源为板载的HDMI输入接口或动态彩条分辨率为1920x108060Hz使用笔记本电脑接入HDMI输入接口以模拟输入Sensor可以通过Sensor模块的顶层参数配置默认选择Sensor输入FPGA纯verilog实现的i2c配置模块完成HDMI RX的DDC接口配置EDID配置为1920x108060Hz使用纯VDHL代码实现的HDMI转RGB模块实现输入HDMI视频解码操作并输出Native的RGB888视频流然后调用Xilinx官方的Video In To AXI4-Stream IP核实现Native视频到 AXI4-Stream视频流的转换然后调用Xilinx官方的VDMA实现图像缓存缓存介质为PS端DDR3图像从DDR3中读出后送入ilinx官方的AXI4-Stream To Video Out IP核实现AXI4-Stream视频流到Native视频的转换然后调用纯Verilog实现的RGB转BT1120模块实现RGB888视频到BT1120视频流的转换然后调用Xilinx官方的SMPTE SD/HD/3G SDI IP核实现HD-SDI视频编码操作然后调用Xilinx官方的GTX原语实现并行数据到高速串行的转换差分高速信号再进入板载的SFP光口输出本工程需要运行Zynq软核是单板的SFP光口数据发送功能适用于SDI视频转SFP光口输出场景比如市面上的光端机
工程源码6
FPGA开发板板载SFP光口接收SDI输入视频差分SDI视频信号进入Xilinx官方的GTX高速资源直接调用原语实现数据高速串行到并行的转换本博称之为解串解串后的并行视频再送入Xilinx系列FPGA特有的SMPTE SD/HD/3G SDI IP核进行SDI视频解码操作并输出BT1120视频然后调用纯Verilog实现的BT1120转RGB模块实现BT1120视频流到RGB888视频的转换再经过Xilinx官方的Video In To AXI4-Stream IP核实现Native视频到 AXI4-Stream视频流的转换AXI4-Stream视频流是Xilinx推荐的图传数据流形式然后调用Xilinx官方的VDMA实现图像缓存缓存介质为PS端DDR3为了降低延时VDMA配置为缓存1帧图像从DDR3中读出后送入ilinx官方的AXI4-Stream To Video Out IP核实现AXI4-Stream视频流到Native视频的转换即输出带行同步、场同步等同步信号的RGB888视频然后调用本博自研的纯Verilog实现GRB转HDMI模块实现RGB888视频流到HDMI视频转换最后通过HDMI线连接至显示器显示输出分辨率为1920x108060Hz本工程需要运行Zynq软核是单板的SFP光口数据接收功能适用于SFP光口接收SDI视频输出场景
免责声明
本工程及其源码即有自己写的一部分也有网络公开渠道获取的一部分(包括CSDN、Xilinx官网、Altera官网等等)若大佬们觉得有所冒犯请私信批评教育基于此本工程及其源码仅限于读者或粉丝个人学习和研究禁止用于商业用途若由于读者或粉丝自身原因用于商业用途所导致的法律问题与本博客及博主无关请谨慎使用。。。
2、相关方案推荐
本博已有的 SDI 编解码方案
我的博客主页开设有SDI视频专栏里面全是FPGA编解码SDI的工程源码及博客介绍既有基于GS2971/GS2972的SDI编解码也有基于GTP/GTX资源的SDI编解码既有HD-SDI、3G-SDI也有6G-SDI、12G-SDI等专栏地址链接如下 点击直接前往
本方案在Xilinx-Kintex7上的应用
本方案在Xilinx-Kintex7上也有应用之前专门写过一篇博客博客地址链接如下 点击直接前往
3、详细设计方案
设计原理框图
设计原理框图如下
输入Sensor之–OV5640摄像头
在SDI视频转SFP光口发送工程中输入Sensor是本工程的输入设备其一为OV5640摄像头此外本博主在工程中还设计了动态彩条模块彩条由FPGA内部逻辑产生且是动态移动的完全可模拟Sensor输入源选择Sensor还是彩条通过Sensor模块的顶层参数配置默认选择Sensor输入Sensor模块如下 SENSOR_TYPE0则输出OV5640摄像头采集的视频 SENSOR_TYPE1则输出动态彩条的视频
OV5640摄像头需要i2c初始化配置本设计配置为1280x72030Hz分辨率本设计提供纯verilog代码实现的i2c模块实现配置功能此外OV5640摄像头还需要图像采集模块实现两个时钟输出一个RGB565的视频转换为一个时钟输出一个RGB888视频本设计提供纯verilog代码实现的图像采集模块实现配置功能动态彩条则由FPGA内部逻辑实现由纯verilog代码编写将OV5640摄像头配置采集和动态彩条进行代码封装形成helai_OVsensor.v的顶层模块整个模块代码架构如下
输入Sensor之–HDMI
在SDI视频转SFP光口发送工程中输入Sensor是本工程的输入设备其二为板载的HDMI输入接口使用笔记本电脑接入HDMI输入接口以模拟输入Sensor为了支持1080P60Hz的输入视频在硬件设计上需要加上驱动芯片本设计采用TMDS141RHAR也可采用其他型号参考原理图如下 此外本博主在工程中还设计了动态彩条模块彩条由FPGA内部逻辑产生且是动态移动的完全可模拟Sensor输入源选择Sensor还是彩条通过Sensor模块的顶层参数配置默认选择Sensor输入Sensor模块如下 SENSOR_TYPE0则输出HDMI接口采集的视频 SENSOR_TYPE1则输出动态彩条的视频
HDMI输入接口逻辑设计必须要考虑DDC通信即通过i2c总线与输入设备协商分辨率即EDID配置本设计提供纯verilog代码实现的i2c模块实现EDID配置此外TMDS差分视频进入FPGA IO后需要将其解码为RGB视频使用纯VDHL代码实现的HDMI转RGB模块实现输入HDMI视频解码操作并输出Native的RGB888视频流本博主已将该代码封装为了自定义IP可在vivado中直接调用如下 将HDMI转RGB模块和动态彩条进行代码封装形成helai_OVsensor.v的顶层模块整个模块代码架构如下
VDMA图像缓存
本设计的视频缓存方案采用Xilinx官方的的VDMA图像缓存架构缓存介质为PS端DDR3VDMA使用Xilinx vivado的Block Design设计以工程源码1为例如下图 为了降低延时VDMA设置为缓存1帧如下
RGB转BT1120
在SDI视频转SFP光口发送工程中SDI视频输出架构首先要实现VDMA读出的AXI4-Stream到Native格式的转换得到RGB888视频后再通过RGB转BT1120实现到BT1120视频的转换其架构如下 在SDI输出方式下VGA时序模块的像素时钟由SMPTE SD/HD/3G SDI IP核的发送用户时钟提供在不同的SDI模式下像素时钟不同比如在3G-SDI模式下像素时钟为148.5M在HD-SDI的720P60Hz模式下像素时钟为74.25M
在SDI输出方式下需要使用RGB转BT1120模块RGB转BT1200模块的作用是将用户侧的RGB视频转换为BT1200视频输出给SMPTE SD/HD/3G SDI IP核RGB转BT1120模块由RGB888转YUV444模块、YUV444转YUV422模块、SDI视频编码模块、数据嵌入模块组成该方案参考了Xilinx官方的设计BT1120转RGB模块代码架构如下
GTX 解串与串化
本设计使用Xilinx特有的GTX高速信号处理资源实现SDI差分视频信号的解串与串化对于SDI视频接收而言GTX起到解串的作用即将输入的高速串行的差分信号解为并行的数字信号对于SDI视频发送而言GTX起到串化的作用即将输入的并行的数字信号串化为高速串行的差分信号GTX的使用一般需要例化GTX IP核通过vivado的UI界面进行配置但本设计需要对SD-SDI、HD-SDI、3G-SDI视频进行自动识别和自适应处理所以需要使得GTX具有动态改变线速率的功能该功能可通过DRP接口配置也可通过GTX的rate接口配置所以不能使用vivado的UI界面进行配置而是直接例化GTX的GTXE2_CHANNEL和GTXE2_COMMON源语直接使用GTX资源此外为了动态配置GTX线速率还需要GTX控制模块该模块参考了Xilinx的官方设计方案具有动态监测SDI模式动态配置DRP等功能该方案参考了Xilinx官方的设计GTX 解串与串化模块代码架构如下
SMPTE SD/HD/3G SDI IP核
SMPTE SD/HD/3G SDI IP核是Xilinx系列FPGA特有的用于SDI视频编解码的IP该IP配置使用非常简单vivado的UI界面如下 SMPTE SD/HD/3G SDI IP核必须与GTX配合才能使用对于SDI视频接收而言该IP接收来自于GTX的数据然后将SDI视频解码为BT1120视频输出对于SDI视频发送而言该IP接收来自于用户侧的的BT1120视频数据然后将BT1120视频编码为SDI视频输出该方案参考了Xilinx官方的设计SMPTE SD/HD/3G SDI IP核代码架构如下
BT1120转RGB
在SFP光口接收SDI视频并输出的工程中BT1120转RGB模块的作用是将SMPTE SD/HD/3G SDI IP核解码输出的BT1120视频转换为RGB888视频它由BT1120转CEA861模块、YUV422转YUV444模块、YUV444转RGB888三个模块组成该方案参考了Xilinx官方的设计BT1120转RGB模块代码架构如下
HDMI输出
在SFP光口接收SDI视频并输出的工程中使用HDMI输出模块将RGB视频编码为HDMI差分信号HDMI输出模块采用verilog代码手写可以用于FPGA的HDMI发送应用代码如下 关于这个模块请参考我之前的博客博客地址点击直接前往
工程源码架构之–逻辑设计
本博客提供6套工程源码以工程源码1为例该工程同时实现了SDI视频转SFP光口发送SFP光口接收SDI视频输出的完整功能vivado Block Design设计如下其他工程与之类似Block Design设计为图像缓存架构的部分 以工程源码1为例该工程同时实现了SDI视频转SFP光口发送SFP光口接收SDI视频输出的完整功能工程源码架构如下其他工程与之类似
工程源码架构之–SDK软件设计
工程源码PL端时钟由Zynq软核提供所以需要运行运行SDK以启动Zynq此外VDMA等IP核都需要运行软件驱动才能正常工作SDK软件代码架构如下
4、工程源码1详解–OV5640摄像头输入转HD-SDISFP光口回环
开发板FPGA型号Xilinx-Zynq7100–xc7z100ffg900-2 开发环境Vivado2019.1 输入OV5640摄像头或动态彩条分辨率1280x72030Hz 最终视频输出HDMI分辨率1280x72060Hz 缓存方案Xilinx官方VDMA方案 缓存介质PS端DDR3 SFP光口连接方案单板SFP光口TXRX回环 工程作用此工程目的是让读者掌握Zynq系列FPGA实现Sensor转SDISFP光口传输的设计能力以便能够移植和设计自己的项目 工程Block Design和工程代码架构请参考第3章节的《工程源码架构》小节内容 工程的资源消耗和功耗如下
5、工程源码2详解–OV5640摄像头输入转HD-SDISFP光口发送
开发板FPGA型号Xilinx-Zynq7100–xc7z100ffg900-2 开发环境Vivado2019.1 输入OV5640摄像头或动态彩条分辨率1280x72030Hz 最终视频输出SFP光口分辨率1280x72060Hz 缓存方案Xilinx官方VDMA方案 缓存介质PS端DDR3 SFP光口连接方案单板SFP光口TX发送 工程作用此工程目的是让读者掌握Zynq系列FPGA实现Sensor转SDISFP光口传输的设计能力以便能够移植和设计自己的项目 工程Block Design和工程代码架构请参考第3章节的《工程源码架构》小节内容 工程的资源消耗和功耗如下
6、工程源码3详解–SFP光口接收HD-SDI视频转HDMI输出
开发板FPGA型号Xilinx-Zynq7100–xc7z100ffg900-2 开发环境Vivado2019.1 输入SFP光口分辨率1280x72060Hz 最终视频输出HDMI分辨率1280x72060Hz 缓存方案Xilinx官方VDMA方案 缓存介质PS端DDR3 SFP光口连接方案单板SFP光口RX接收 工程作用此工程目的是让读者掌握Zynq系列FPGA实现SFP光口接收SDI输出的设计能力以便能够移植和设计自己的项目 工程Block Design和工程代码架构请参考第3章节的《工程源码架构》小节内容 工程的资源消耗和功耗如下
7、工程源码4详解–HDMI输入转3G-SDISFP光口回环
开发板FPGA型号Xilinx-Zynq7100–xc7z100ffg900-2 开发环境Vivado2019.1 输入HDMI笔记本输入模拟Sensor或动态彩条分辨率1920x108060Hz 最终视频输出HDMI分辨率1920x108060Hz 缓存方案Xilinx官方VDMA方案 缓存介质PS端DDR3 SFP光口连接方案单板SFP光口TXRX回环 工程作用此工程目的是让读者掌握Zynq系列FPGA实现Sensor转SDISFP光口传输的设计能力以便能够移植和设计自己的项目 工程Block Design和工程代码架构请参考第3章节的《工程源码架构》小节内容 工程的资源消耗和功耗如下
8、工程源码5详解–HDMI输入转3G-SDISFP光口发送
开发板FPGA型号Xilinx-Zynq7100–xc7z100ffg900-2 开发环境Vivado2019.1 输入HDMI笔记本输入模拟Sensor或动态彩条分辨率1920x108060Hz 最终视频输出SFP光口分辨率1920x108060Hz 缓存方案Xilinx官方VDMA方案 缓存介质PS端DDR3 SFP光口连接方案单板SFP光口TX发送 工程作用此工程目的是让读者掌握Zynq系列FPGA实现Sensor转SDISFP光口传输的设计能力以便能够移植和设计自己的项目 工程Block Design和工程代码架构请参考第3章节的《工程源码架构》小节内容 工程的资源消耗和功耗如下
9、工程源码6详解–SFP光口接收3G-SDI视频转HDMI输出
开发板FPGA型号Xilinx-Zynq7100–xc7z100ffg900-2 开发环境Vivado2019.1 输入SFP光口分辨率1920x108060Hz 最终视频输出HDMI分辨率1920x108060Hz 缓存方案Xilinx官方VDMA方案 缓存介质PS端DDR3 SFP光口连接方案单板SFP光口RX接收 工程作用此工程目的是让读者掌握Zynq系列FPGA实现SFP光口接收SDI输出的设计能力以便能够移植和设计自己的项目 工程Block Design和工程代码架构请参考第3章节的《工程源码架构》小节内容 工程的资源消耗和功耗如下
10、工程移植说明
vivado版本不一致处理
1如果你的vivado版本与本工程vivado版本一致则直接打开工程 2如果你的vivado版本低于本工程vivado版本则需要打开工程后点击文件–另存为但此方法并不保险最保险的方法是将你的vivado版本升级到本工程vivado的版本或者更高版本 3如果你的vivado版本高于本工程vivado版本解决如下 打开工程后会发现IP都被锁住了如下 此时需要升级IP操作如下
FPGA型号不一致处理
如果你的FPGA型号与我的不一致则需要更改FPGA型号操作如下 更改FPGA型号后还需要升级IP升级IP的方法前面已经讲述了
其他注意事项
1由于每个板子的DDR不一定完全一样所以MIG IP需要根据你自己的原理图进行配置甚至可以直接删掉我这里原工程的MIG并重新添加IP重新配置 2根据你自己的原理图修改引脚约束在xdc文件中修改即可 3纯FPGA移植到Zynq需要在工程中添加zynq软核
11、上板调试验证
准备工作
需要准备的器材如下 FPGA开发板 笔记本电脑 OV5640摄像头或者HDMI输入或者动态彩条 SFP光模块 光纤 HDMI显示器 我的开发板了连接如下
输出视频演示
以工程源码1为例输出如下 Zynq-SDI-SFP-视频收发 12、福利工程代码的获取
福利工程代码的获取 代码太大无法邮箱发送以某度网盘链接方式发送 资料获取方式私或者文章末尾的V名片。 网盘资料如下 此外有很多朋友给本博主提了很多意见和建议希望能丰富服务内容和选项因为不同朋友的需求不一样所以本博主还提供以下服务
