公司网站建设准备资料,响应式建网站,免费的软件大全下载,wordpress 搜索栏js1、1 原理图必须使用公司统一原理图库
在原理图设计中#xff0c;必须采用公司统一原理图库#xff0c;以保证设计的一致性和打包后封装、料单等结果的一致性。不使用公司统一原理图库造成的连接、封装错误个人承担责任。
注意使cds.lib中的路径指向库服务器eda-svr1的路径…1、1 原理图必须使用公司统一原理图库
在原理图设计中必须采用公司统一原理图库以保证设计的一致性和打包后封装、料单等结果的一致性。不使用公司统一原理图库造成的连接、封装错误个人承担责任。
注意使cds.lib中的路径指向库服务器eda-svr1的路径。库服务器每天会和公司统一库服务器同步2次确保最新。
在改版设计中尤其要注意这个问题因为打包时会将部分库备份到本地可能造成本地库和公司库不一致。
对于历史遗留的未采用统一图库的设计可以豁免此项检查。但是如果经历改版必须将原理图库切换至公司统一库以保证料单的正确性和后续的可维护性。
1、2 原理图应采用0.100栅格
该栅格设置为一般器件库管脚间距的设置采用非标准设置的栅格可能会导致其他人员重用原理图时无法对齐。
如果出现原理图库中的元件处于0.050栅格无法对齐者应和原理图库管理人员沟通解决。
1、3 图框大小
部门要求除非器件符号太大无法在图面内放置一律采用A4幅面的图框进行设计。部门一般均采用A4幅面进行打印在A3幅面上绘制的原理图在A4幅面纸页上打印后字符无法分辨难以进行走查、评审。故规定无特殊需要一律采用A4幅面图框进行设计。
1、4 图框上填写的内容和页码、总页数等信息应以用户变量Customer Text进行标注
采用用户变量方式标注可以每页的内容一致避免出错。如果因为填写错误修改也只需修改一处即可完成整个原理图的修订故要求所有原理图的图框信息应采用用户变量进行标注。
用户变量定义方法如下
菜单中选择Tools – Options选择Custom Variables标签。在表格中定义如下环境变量 其中前面4项分别为产品类型、单板类型、单板版本、单板原理图文件编号应向项目负责人和标准化管理人员咨询正确的内容。ADRAWN为绘图者的姓名采用汉语拼音标示全部使用大写字母姓在前名在后以一个空格隔开。
定义变量后采用菜单的Text – Custom Text选项可以在封面、各页图框放置变量。当前页码和总页数采用变量CURRENT_DESIGN_SHEET和TOTAL_DESIGN_SHEETS变量放置。 1、5 每一页左下角标注功能注释和修改日期
如下图所示采用普通文本标注功能采用CON_LAST_MODIFIED变量标注最后修改日期标注日期。 原公司原理图规范采用Drawing符号对原理图第二页进行标注。我们在实际应用中发现采用每页标注可以知晓每页最后被修改的时间所以部门要求每页都要标注最后修改时间。
采用环境变量的优点是可以直接将属性附着在图框上拷贝图框的同时就可以拷贝最后修改时间记录。而采用Drawing符号必须规定一个组拷贝才能一起拷贝。故部门要求采用环境变量进行标注如图例所示。
如果产品有特定规范则采用何种方式标注以产品统一规范为准。
1、6 原理图必须署名。多人设计原理图应在相应页码署各自的姓名封面署单板负责人的姓名。
如果一份原理图由多人完成每个人完成其中一个部分应在定义环境变量时定义多个环境变量如ADRAWN1ADRAWN2……以此类推。在分配任务时事先约定在各自完成的部分分开填写相应的用户变量实现分开署名。封面页的署名为单板负责人的署名。
对于改版、借鉴、调用的原理图应署最后一次修改者本人姓名而不是原作者姓名。原理图最后一次修改者对调用、借鉴后的结果负责。
1、7 原理图上所有的文字方向应该统一文字的上方应该朝向原理图的上方正放文字或左方侧放文字
下图分别为符合规范和不符合规范的例子。 文字都向上或者向左符合规范 文字方向不一致有文字向右字符重叠不合规范
1、8 原理图上的各种标注应清晰不允许文字重叠。
原理图上包括网络名、位好、器件管脚号等各中字符都不允许重叠下面是不符合规范的例子
1、8 去耦电容的放置
去耦电容分为两种局部去耦和全局去耦。局部去耦目的很明确的布置在芯片附近为芯片和附近的信号提供信号回流路径和电源去耦。全局电容布置于板上各处。
将去耦电容和器件在原理图上靠近放置可以有针对性、有计划地添加局部去耦在布局时应该注意将相应位号的电容摆放在需要去耦的芯片附近。全局去耦电容主要分布在单板上没有去耦电容的部分以及换层过孔的附近提供信号回流通路
1、9 差分线命名
差分线推荐使用/-结尾便于在辨认网络在布线时添加合适的约束以及信号完整性分析。因为事业部3G规范命名中出现信号命名以单板名称为后缀差分线/-符号放在中间的情况为了兼容本规范允许/-号放在中间。
无特殊情况推荐将/-符号放在信号名最后。
1、10 时钟信号的命名
为了方便信号完整性分析和布线约束制定并保证不引起歧义时钟信号必须以规定的CLK后缀结束。其他信号例如时钟使能信号等一律禁止以该信号命名后缀结束。时钟信号命名还应体现出时钟频率。根据绘图者的习惯可以体现出时钟的流向、用途、来源等信息。
例如FPGA1_8K_CLKFPGA2_33M_CLKOIB0_52CHIP_TCLK都是符合规范的命名。
串联端接时钟网络的命名参见串联端接网络的绘制和命名
注CHIP为CDMA中常用的时钟速率1xCHIP为1.2288MHz。
1、11 串联端接网络的绘制和命名
对于源端端接网络正确的画法应该是将串阻直接画在驱动器件的输出端串阻和驱动器件之间的网络可以不进行命名串阻之后的网络进行命名。如下图所示为一个正确的范例。 如果将串阻放在接收端或者在串阻之前的信号进行命名串阻之后的信号不进行命名都会使得布线的分析和检查困难甚至会造成串阻被放置在接收端而未被查出的结果导致信号完整性较差。如下图是不正确的范例。 1、12 电源及有特殊要求的网络命名
对于电源网络和有特殊要求的网络例如阻抗控制电流较大布线层、过孔数有限制等必须加以命名这样在PCB进行布线布局时就可以对相应网络进行特定的约束和检查确保布线满足设计要求。
对于单板接口电源信号应该和系统设计保持一致不强制规范添加VCC前缀。但是《PCB设计说明》中必须明确申明确保布线符合设计实际需要。
对于一些器件例如时钟驱动器、锁相环等其电源单独通过磁珠等进行滤波往往忘记添加网络标号直接相连或者添加普通的网络标号。这样的结果很可能导致该网络未按照电源进行布线走线较细或者走较长线带来性能上的降低
1、13 原理图库多部分构成的器件打包问题
一些器件因为管脚很多在原理图库中被分成了几个部分例如部分背板连接器、FPGA、CPU等。这些器件在绘图过程中很可能被放置在不同的页上。
在打包过程中很可能出现一个器件的不同部分被分以不同的位号成为多个器件以及多个器件位号相互交错的问题。
一般避免此问题有如下方法
对同一个器件的不同部分设置属性“Group”定义为同一个组名例如“FPGA1”设置位号硬属性“Location”后打包。反标产生的为“$Location”软属性。
以上两种方法不能同时使用否则会出现错误信息参见Package XL手册。
一般情况下为了避免打包时或者修改属性时出现其他问题兼顾模块设计的需要我们不推荐使用“Location”指定硬属性的方法解决此问题建议定义“Group”属性。
