中国贸易网站有哪些,西安工装装修公司排名,唐山市城乡建设局网站,百度权重是什么意思目录 1 概述2 示例平台3 操作说明4 注意事项 xilinx系列FPGA基于VIVADO的pin delay列表生成说明 1 概述
本文用于讲诉xilinx系列FPGA基于VIVADO的pin delay列表生成说明#xff0c;以及一些注意事项#xff0c;为FPGA设计人员探明道路。 Pin delay 即FPGA内部die到pin的延时… 目录 1 概述2 示例平台3 操作说明4 注意事项 xilinx系列FPGA基于VIVADO的pin delay列表生成说明 1 概述
本文用于讲诉xilinx系列FPGA基于VIVADO的pin delay列表生成说明以及一些注意事项为FPGA设计人员探明道路。 Pin delay 即FPGA内部die到pin的延时数据。
2 示例平台
FPGA型号xczu47dr-ffvg1517-2-i Vivado版本VIVADO 2022.2
3 操作说明
1打开vivado 找到tcl console输入命令窗口输入命令 link_design -part xczu47dr-ffvg1517-2-i 回车进入下一步 2再次输入命令write_csv fpga_pin_delay回车进入下一步
3之后在vivado给出的路径下找到pin delay 文件如下图所示
4用excel打开pin delay 文件可以看到其格式如下所示
4 注意事项
1 命令link_design –part FPGA型号中的FPGA型号一定要对应vivado可以选择器件的型号,是全称 2 命令write_csv 表格命名中的表格命名随意根据自己的需要即可 3 第一步打开的vivado界面一定要是一个空白的界面不能在已有工程下打开 4 使用的vivado版本一定要能支持所生成FPGA型号例如本例中的xczu47dr-ffvg1517-2-i在vivado2018.3及以下版本就不支持。
