多语言网站怎么实现的,扬中王老大,网站域名已经解析但没有被百度等搜索引擎收录怎么办,seo网络营销外包局部性 理论
程序执行#xff0c;会不均匀访问主存#xff0c;有些被频繁访问#xff0c;有些很少被访问 时间局部性
被用到指令#xff0c;不久可能又被用到
产生原因是大量循环操作 空间局部性
某个数据和指令被使用#xff0c;附近数据也可能使用
主要原因是顺序存…局部性 理论
程序执行会不均匀访问主存有些被频繁访问有些很少被访问 时间局部性
被用到指令不久可能又被用到
产生原因是大量循环操作 空间局部性
某个数据和指令被使用附近数据也可能使用
主要原因是顺序存放数据一般以数组向量表形式存储 存储分类 作用分类
主存
辅存
高速缓冲存储器Cache位于主存和CPU之间现代计算机常将其放于CPU 存取方式分类
随机存储器RAM
存储单元可以随机存取存取时间与存储单元物理位置无关主要用于主存或高速缓冲器 只读存储器ROM
只能读不能写断电内容不丢存放固定不变程序与RAM共同作为主存
广义上只读可以通过电擦除写入写入速度比读取慢的多 ROM和RAM都是随机存取 串行访问存储器按其物理位置先后顺序寻址包括顺序存取存储器磁带和直接存取存储器磁带光盘 顺序存储器只能按循序访问存取时间长短与物理位置有关存取速度慢 直接存取存储器是介于顺序访问和随机访问之间先进行大区域查找后再小区域顺序访问 按信息可保存分类 易失性存储器RAM断电后消失
非易失性存储器ROM
破坏性读出存储信息读出后原存储信息破坏
非破坏读出
破坏性读出存储器必须紧接一个再生操作以便恢复破坏信息 性能指标
存储容量存储字数*字长如1M*8位
存储字数表示存储器的地址空间字长是一次存取操作数据量 单位成本每位价格总成本/总容量 存储速度数据传输率数据宽度/存取周期存储周期 存取时间启动一次存储器操作到完成该操作经历时间分为读出时间和写入时间 存取周期读写周期或访问周期完整读写一次的事件即连续两次访问操作之间最小时间间隔 主存带宽数据传输率表示每秒从主存进出信息最大数量 多级层次存储系统 虚拟存储系统使编程可用地址远大于主存空间 主存 主存有DRAM实现Cache由SRAM实现
DRAM价格低于SRAM速度慢于SRAM都是易失性 SRAM静态随机存储器 DRAM动态随机存储器
栅极电容的电荷存储
其电荷只能维持1-2ms电源不断电信息会自动消失每隔一段时间需要刷新通常取2ms称为刷新周期 重合法地址译码
重合法将M位地址分成接近两段
一段用于水平作X地址线
一段用于垂直作y地址线
刷新一般按行刷新为减少刷新开销行数要少一些 三种刷新方法
1.集中刷新利用固定时间一次对存储器所有行逐一再生
存在“死时间” 2.分散刷新把每行是刷新散到各个工作周期。
一个周期分为两个前半用于读写后半用于刷新
加长了存取时间 3.异步刷新前两种方法结合
刷新周期除以行数得到两次刷新时间间隔
缩短了死时间充分利用间隔2ms 注意问题
1.刷新对CPU透明的刷新不依赖与外部访问
2.动态RAM刷新单位为行由芯片内部自行生成行地址
3.刷新不需要选片整个存储器所有芯片同时刷新 DRAM读写周期 SRAM和DRAM比较 SRAMDRAM存储双稳态触发器栅极电容破坏性读出非是需要刷新不用用送行列地址同时送两次送地址复用技术运行速度块慢集成度低高存储成本高低用途Cache内存 存储器芯片的内部结构
由存储体IO读写电路地址移码和控制电路等组成
存储体存储矩阵是存储单元集合有行选择线X和列选择线Y来选择访问单元存储器同一行和同一列上的位同时读出
地址译码器将地址转换成输出线的高电平
IO控制电路控制被选中的单位的读出和写入有放大信息作用
片选控制信号访问某个字必须选中该存储字所在芯片而其他芯片不被选中
读写控制信号根据CPU读写命令进行读写 ROM只读存储器
非易失
随机访问 类型 掩模式只读存储器MROM
厂家直接写入无法改变 一次可编程只读存储器PROM
用户写入写入后无法改变 可擦除可编程只读存储器EPROM
可改且可写不能作为RAM Flash存储器闪存
由MOS管组成是半导体非易失存储器随机访问可代替外存
可在不加电保存信息
可读且可写读速度快于写 固态硬盘SSD
控制单元和存储单元组成
长期保存信息可改和可写 主存组成 存储单元存储0或1记忆单元构成的存储矩阵存储体是存储器的核心部分 记忆单元是具有两种稳态的表示0或1的物理器件 为了获取存储器信息需要对存储单元编号 指令执行过程
1.访问主存时CPU把访问单元的地址送到MAR
2.通过地址线将主存地址送到地址寄存器以便地址译码器进行译码选中单元
3.同时CPU将读写信号通过控制线送到主存的读写控制电路
如果是写操作CPU将写的信息送到MDR在读写控制电路控制下经数据线将信号写入选定单元
如果是读操作主存读出选中单元数据送到MDR 地址线与MAR宽度相同数据线和MAR宽度相同 DMAR芯片容量大地址位数多行地址和列地址通过相同引脚先后两次输入地址引脚数可减少一半 RAM和ROM区别
ROMRAM易失性非易失易失访问随机访问随机访问位置主存Cache存取只读存取 例题 读写控制线也可以是一根 多模块存储器 单体多字存储器 多体并行存储器 高位交叉编址顺序方式 低位交叉编址交叉方式 主存与CPU连接 连接原理 主存通过数据总线地址总线控制总线与CPU连接 数据总线位数与工作频率乘积正比于数据传输率 地址总线位数决定可寻址最大内存空间 芯片扩展技术 多个芯片集成到内存条 主存容量的扩展 位扩展法 字扩展法 字位同时扩展法 画法 外存 硬盘设备随机访问组成 硬盘存储器
由磁盘驱动器磁盘控制器和盘片组成 存储区域
一个硬盘由若干记录面每个记录面有若干个磁道磁道又划分成若干扇区 扇区块是磁盘读写最小单位磁盘按块存取 磁头数记录面数表示硬盘有多少个磁头
柱面数每面盘面有多少磁道
扇区数每条磁道有多少扇区 位密度
单位长度磁道能记录二进制位数
在磁盘各磁道记录信息量相同固位密度从外向内地址所以最内磁道位密度最大
一般泛指位密度指最内圈磁道位密度 磁记录原理
原理磁头和磁性记录介质相对运动通过电磁转换完成读写操作
磁记录方式调频制FM和改进型调频制MFM记录方式 磁盘地址 磁盘阵列
RAID是将多个独立物理磁盘组成逻辑磁盘 固态硬盘SSD
基于闪存技术
随机读写不需要机械操作速度明显高于磁盘随机写比较慢
由一个或多个闪存芯片和闪存翻译器组成
容易磨损 访问一个扇区平均存取时间 访问一个扇区的平均延迟时间旋转半周的时间1/转速/2
传输时间1/转速/磁道包含扇区数
寻道时间一般题目给出
磁盘延迟器延迟 rpm为转/分一般要除以60用转/秒计算 高速缓冲存储器Cache 高速缓冲存储器利用局部性原理把程序中正在使用的部分数据存放在Cache中使CPU访存操作大多针对Cache 与CPU和主存数据交换 CPU和Cache以字为单位进行数据交换
Cache和主存用块为单位进行数据交换 基本工作原理 CPU访问主存Cache硬件判断是否命中Cache组相联
Cache发出访问请求访问主存组地址对应的Cache然后比较Tag标记
若匹配且有效位为1将地址转换成Cache地址与主存无关
否则则访问主存并把块全部从主存调入Cache
若Cache已满就用替换算法进行替换 Cache和主存之间地址映射
Cache有一个有效位 直接映射
主存的每一块只能装入Cache的唯一位置若该位置有内容产生块冲突原先的块无条件替换出去无须使用替换算法 如果相等且有效位为1则访问Cache命中
如果不相等或有效位为0则不命中从主存取一块送到对应Cache行中并将有效位置1并将标记设置为地址高t位同时将地址内容送到CPU 全相联映射 组相联映射 每组Cache行数量越大发生块冲突概率越低 三种映射之间关系
直接映射
块冲突概率高空间利用率最低
不断替换降低命中率 全相联映射
块冲突概率低空间利用率高命中率高
地址变换速度慢实现成本高 组相联映射
组间用直接映射组内用全相联映射
命中率高电路简单 Cache主存块的替换算法
采用全相联和组相联映射方法从主存向Cache传送新块当Cache满了用替换算法置换行 随机算法 先进先出算法 近期最少适应算法LRU
与局部性原理有关 Cache映射需要添加一个LRU位来作为附加位 最不经常使用算法 Cache写策略 因为Cache内容是主存块副本对Cache内容进行更新时需选用写操作使Cache和主存内容保持一致 全写法
CPU对Cache命中时必须将Cache和主存同时写入某一块需要替换不必把这一块写回主存用新调入块直接覆盖即可 回写法
CPU对Cache命中时只把数据写入Cache而不立即写入主存只有此块被换出时才写入主存 Cache需要添加脏位
脏位有两个状态
清表示未修改过
浊表示修改过 与内存不一致时将Cache块写会主存并设置脏位为“清” 虚拟存储器 主存和辅存共同构成虚拟存储器二者在硬件和系统软件共同管理下工作
对于应用程序员虚拟存储器是透明的由主存的速度和辅存容量
对于系统程序员虚拟存储器不透明 基本概念
将主存和辅存地址空间同一编址形成庞大地址空间在该空间用户可以自由编程不必在乎实际内存容量和程序位置
用户编程涉及地址为虚地址或逻辑地址
虚地址对应虚拟空间或程序空间
实际主存单元地址称为实地址或物理地址
虚地址比实地址大得多 CPU使用虚地址时用辅助硬件找出虚地址和实地址关系并判断该虚地址是否已装入主存
若在主存中通过地址变换CPU可直接访问内存指示的实际单元 不在则把包括这个字的一页或一段调入主存后由CPU访问。若主存已满进行替换
虚拟存储器也采用Cache类似技术将辅存常访问的数据副本存放到主存 虚拟存储记住采用全相联映射每个虚页面可以存放到对应主存区域任何空闲页位置
进行写操作时不能每次写操作都同时写回磁盘
处理一致性问题要写回写法 页式虚拟存储器
以页为基本单位
虚拟空间和内存空间被划分成同样大小页主存页称为实页页框虚存页为虚页 虚拟地址虚页号和页内地址 页表慢表 脏位来表示是否被修改过回写法
引用位来配合页面替换策略使用 快表和慢表
快表速度来源于硬件本身
慢表速度来源于查找算法
快表和慢表命中率之间没有联系
快表式慢表部分拷贝不能够得到比慢表更多结果 具有TLB全相联映射方式)和Cache的多级存储系统
TLB由组相联存储器组成也可以由SRAM组成 Cache机构根据映射方式将物理地址划分成多个字段
根据映射规则找到对应Cache行中的标记与物理地址高位比较
若相等且有效位为1则Cache命中并将块内地址送CPU 比较器位数Tag 查找过程
进行查找时快表和慢表可以同时进行
若快表有虚页号找到则将慢表查找作废
