一站式服务中心,江苏平台网站建设价位,空投注册送币网站怎么做,网络培训图片专栏前言 本专栏的内容主要是记录本人学习Verilog过程中的一些知识点#xff0c;刷题网站用的是牛客网 这是一个典型的米利型状态机。三段式即可解决。 米利型状态机#xff1a;即输出不仅和当前状态有关#xff0c;也和输入有关。 其中ST0#xff0c;ST1#xff0c;ST3的… 专栏前言 本专栏的内容主要是记录本人学习Verilog过程中的一些知识点刷题网站用的是牛客网 这是一个典型的米利型状态机。三段式即可解决。 米利型状态机即输出不仅和当前状态有关也和输入有关。 其中ST0ST1ST3的输出可以化简化简后和C无关。 但是ST2的输出需要判断输入C。 timescale 1ns/1nsmodule seq_circuit(input C ,input clk ,input rst_n,output wire Y
);parameter ST0 2b00 ; parameter ST1 2b01 ; parameter ST2 2b10 ; parameter ST3 2b11 ; reg [1:0] cur_state ; reg [1:0] nxt_state ; reg Y_r ; always (posedge clk or negedge rst_n) begin if (!rst_n) cur_state ST0 ; else cur_state nxt_state ; end always (*) begin case (cur_state) ST0 : begin if (C 1b0) nxt_state ST0 ; else nxt_state ST1 ; end ST1 : begin if (C 1b0) nxt_state ST3 ; else nxt_state ST1 ; end ST2 : begin if (C 1b0) nxt_state ST0 ; else nxt_state ST2 ; end ST3 : begin if (C 1b0) nxt_state ST3 ; else nxt_state ST2 ; end endcase endalways (*) begin case (cur_state) ST0 : begin Y_r 1b0 ; end ST1 : begin Y_r 1b0 ; end ST2 : begin if (C 1b0) Y_r 1b0 ; else Y_r 1b1 ; endST3 : begin Y_r 1b1 ; end endcaseendassign Y Y_r ;endmodule
