网站网店建设,wordpress404错误,wordpress 视频分集,襄阳信息网站建设1、走线长度应包含过孔和封装焊盘的长度。
2、布线角度优选135角出线方式#xff0c;任意角度出线会导致制版出现工艺问题。 图1 PCB布线的角度 3、布线避免直角或者锐角布线#xff0c;导致转角位置线宽变化#xff0c;阻抗变化#xff0c;造成信号反射#xff0c;如图2…1、走线长度应包含过孔和封装焊盘的长度。
2、布线角度优选135°角出线方式任意角度出线会导致制版出现工艺问题。 图1 PCB布线的角度 3、布线避免直角或者锐角布线导致转角位置线宽变化阻抗变化造成信号反射如图2所示。 图2 走线的锐角与直角布线 4、布线应从焊盘的长方向出线避免从宽方向或者焊盘四角出线布线的拐角离焊盘位置6mil以上为宜如图3所示 图3 PCB沿焊盘长边出线 5、如图4所示相邻焊盘是同网络的不能直接相连需要先连接出焊盘之后再进行连接直接连接容易在手工焊接时连锡。 图4 相同网络焊盘走线链接方式 6、对于小CHIP器件要注意布线的对称性保持2端布线线宽一致如一个管脚铺铜另一管脚也尽量铺铜处理减少元件贴片后器件漂移旋转如图5所示。 图5 CHIP类焊盘的正确出线 7、对于有包地要求的信号须保证包地的完整性尽量保证在包地线上进行打GND孔处理2个GND孔间距不能过远尽量保持在50-150mil左右如图6所示。 图6 PCB的包地走线 8、走线应有完整且连续的参考层平面避免高速信号跨区建议高速信号距离参考平面的边沿至少有 40mil如图7所示。 图7 走线的夸分割 9、由于表贴器件焊盘会导致阻抗降低为减小阻抗突变的影响建议在表贴焊盘的正下方按焊盘大小挖去一层参考层。常用的表贴器件有电容、ESD、共模抑制电感、连接器等等如图8所示。
10、如图9所示信号线与其回路构成的环路面积要尽可能小。环路面积小对外辐射小接收外界的干扰也小。 图8 标贴器件焊盘的挖空处理 图9 布线的环路面积的缩小 11、如图10布线不允许出现STUB布线尽量减小残桩长度建议残桩长度为零。并且避免过孔残桩效应尤其是残桩长度超过 12mil 时建议通过仿真来评估过孔残桩对信号完整性的影响如图11所示。 图10 nbsp;Stub走线及布线残桩 图11 过孔的残桩 12、尽量避免走线在不同层形成自环。在多层板设计中容易出现此类问题自环将引起辐射干扰。如图12所示。 图12 PCB布线的自环 13、建议不要在高速信号上放置测试点。
14、对于会产生干扰或者敏感的信号如射频信号须规划屏蔽罩屏蔽罩宽度常规为40mil一般保持30mil以上可与客户生产厂家确认屏蔽罩上尽量多打GND过孔增加其焊接效果。如图13所示。 图13 敏感模块的屏蔽罩处理 15、同一网络的布线宽度应保持一致线宽的变化会造成线路特性阻抗的不均匀当传输的速度较高时会产生反射。在某些条件下如接插件引出线BGA封装的引出线类似的结构时因间距过小可能无法避免线宽的变化应该尽量减少中间不一致部分的有效长度如图14所示。 图14 走线线宽的突变 16、IC管脚出线的线宽要小于或者等于焊盘宽度出线宽度不能比焊盘宽度大部分信号因载流等要求线宽较宽的布线可先保持与管脚宽度一致布线引出焊盘后6-10mil左右再把线宽加粗处理如图15所示。 图15 走线不宜超出焊盘宽度 17、布线必须连接到焊盘、过孔中心。
18、有高压信号须保证其爬电间距具体参数如16所示。 图16 爬电间距与电气间隙表 19、设计中包含多片DDR或者其他存储器芯片的须向客户确认布线拓扑结构确认是否有参考文档。
20、金手指区域需要开整窗处理多层板设计时金手指下方所有层的铜应作挖空处理挖空铜皮的距离板框一般3mm以上如图17所示。 图17 金手指的开窗与挖空 21、布线应提前规划好瓶颈位置的通道情况合理规划好通道最窄处的布线能力。 图18 PCB布线通道 22、耦合电容尽量靠近连接器放置。
23、串接电阻应靠近发送端器件放置端接电阻靠近末端放置如eMMC时钟信号上的串接电阻推荐放在靠近 CPU 侧400mil以内。
24、建议在IC如eMMC 颗粒、FLASH颗粒等的地焊盘各打1个地通孔有效缩短回流路径 如图19所示。 图19 nbsp;GND焊盘的过孔打孔 25、建议ESD器件的每个地焊盘都打一个地通孔且通孔要尽量靠近焊盘如图20所示。 图20 ESD器件GND焊盘的打孔 26、避免在时钟器件如晶体、晶振、时钟发生器、时钟分发器、开关电源、磁类器件、插件过孔等周边布线。
27、走线换层且换层前后参考层为地平面时需要在信号过孔旁边放一个伴随过孔以保证回流路径的连续性。对于差分信号信号过孔、回流过孔均应对称放置,如图21a所示对于单端信号建议在信号过孔旁边放置一个回流过孔以降低过孔之间的串扰如图21b所示。 图21a差分换层过孔示意图 图21b单端信号换层过孔示意图 28、连接器的地铜皮距离信号 PAD至少要大等于3倍线宽如图22所示。 图22 nbsp;GND铜皮与连接器PAD的间距要求 29、在BGA区域平面断开处用走线连接或者进行削盘处理以免破坏平面完整性如图23所示。 图23 BGA区域平面铜皮的处理 30、PCB布线需要包地处理时推荐包地方式如下如图24所示L 为包地线地过孔间隔 D 为包地线距离信号线之间的间距建议≥4*W。
31、有些重要的高速单端信号比如时钟信号、复位信号等如 emmc_clk、emmc_datastrobe、RGMII_CLK 等等建议包地。包地线每隔 500mil 至少要打一个地孔如图25所示。 图24 PCB的包地布线 图25 重要信号线的包地处理
声明本文凡亿教育原创文章转载请注明来源
