设计网站推荐按钮的作用,网站界面诊断,h5响应式企业网站源码,在线做ppt的网站有哪些文章目录 前言一、中断如何响应#xff1f;NVIC如何分配优先级#xff1f;二、NVIC中断优先级管理详解三、问题汇总 前言
个人认为本篇文章是我作总结的最好的一篇#xff0c;用自己的话总结出来清晰易懂#xff0c;给小白看也能一眼明了#xff0c;这就是写博客的意义吧… 文章目录 前言一、中断如何响应NVIC如何分配优先级二、NVIC中断优先级管理详解三、问题汇总 前言
个人认为本篇文章是我作总结的最好的一篇用自己的话总结出来清晰易懂给小白看也能一眼明了这就是写博客的意义吧。本篇文章具体介绍了 NVIC中断优先级管理是如何进行管理如何根据优先级响应中断的。本篇文章仅作为个人学习笔记总结不做权威标准。
一、中断如何响应NVIC如何分配优先级
那么是如何响应的呢中断占用8bit但是只用高四位。优先级分组为4位有以下的分组方式:0-4,1-3,2-2,3-1,4-0这几组中分别是响应优先级和抢占优先级的分组例如1-3就是响应优先级为1抢占优先级为3。
1.抢占优先级的级别响应优先级级别 2.数值越小优先级越高 3.抢占优先级与响应优先级都一样那么看哪个中断先发生。 4.高优先级的抢占优先级的中断可以打断低抢占优先级的中断但是高优先级的响应优先级的中断不能够打断低响应优先级的中断。
例子假定设置中断优先级组为 2然后设置中断 3(RTC 中断)的抢占优先级为 2响应优先级为 1。中断 6外部中断 0的抢占优先级为 3响应优先级为 0。中断 7外部中断 1的抢占优先级为 2响应优先级为 0。那么这 3 个中断的优先级顺序为中断 7中断 3中断 6。 上面例子中的中断 3 和中断 7 都可以打断中断 6 的中断。而中断 7 和中断 3 却不可以相互打断
二、NVIC中断优先级管理详解
详细NVIC中断优先级管理以下是正点原子的详细介绍上面懂了下面不用看 CM3 内核支持 256 个中断其中包含了 16 个内核中断和 240 个外部中断并且具有 256 级的可编程中断设置。但 STM32 并没有使用 CM3 内核的全部东西而是只用了它的一部分。 STM32 有 84 个中断包括 16 个内核中断和 68 个可屏蔽中断具有 16 级可编程的中断优先级。而我们常用的就是这 68 个可屏蔽中断但是 STM32 的 68 个可屏蔽中断在 STM32F103 系列上面又只有 60 个在 107 系列才有 68 个。 在 MDK 内与 NVIC 相关的寄存器MDK 为其定义了如下的结构体
typedef struct
{ __IOM uint32_t ISER[8U]; uint32_t RESERVED0[24U]; __IOM uint32_t ICER[8U]; uint32_t RSERVED1[24U]; __IOM uint32_t ISPR[8U]; uint32_t RESERVED2[24U]; __IOM uint32_t ICPR[8U]; uint32_t RESERVED3[24U]; __IOM uint32_t IABR[8U]; uint32_t RESERVED4[56U];__IOM uint8_t IP[240U]; uint32_t RESERVED5[644U];
__OM uint32_t STIR;
} NVIC_Type;STM32 的中断在这些寄存器的控制下有序的执行的。只有了解这些中断寄存器才能方便 的使用 STM32 的中断。下面重点介绍这几个寄存器 ISER[8]ISER 全称是Interrupt Set-Enable Registers这是一个中断使能寄存器组。上面说了 CM3 内核支持 256 个中断这里用 8 个32 位寄存器来控制每个位控制一个中断。但是STM32F103 的可屏蔽中断只有 60 个所以对我们来说有用的就是两个ISER[0]和 ISER[1]总共可以表示 64 个中断。而 STM32F103 只用了其中的前 60 位。ISER[0]的 bit0~bit31 分别对应中断 0~31。ISER[1]的 bit0~27 对 应中断 32~59这样总共 60 个中断就分别对应上了。你要使能某个中断必须设置相应的 ISER 位为 1使该中断被使能(这里仅仅是使能还要配合中断分组、屏蔽、IO 口映射等设置才算是一个完整的中断设置)。具体每一位对应哪个中断请参考 stm32f10x.h 里面的第 140 行处针对编译器 MDK5 来说。 ICER[8]全称是Interrupt Clear-Enable Registers是一个中断除能寄存器组。该寄存器组与ISER 的作用恰好相反是用来清除某个中断的使能的。其对应位的功能也和 ICER 一样。这里要专门设置一个 ICER 来清除中断位而不是向 ISER 写 0 来清除是因为 NVIC 的这些寄存器都是写 1 有效的写 0 是无效的。具体为什么这么设计请看《CM3 权威指南》第 125 页NVIC 概览一章。 ISPR[8]全称是Interrupt Set-Pending Registers是一个中断挂起控制寄存器组。每个位对应的中断和 ISER 是一样的。通过置 1可以将正在进行的中断挂起而执行同级或更高级别的中断。写 0 是无效的。 ICPR[8]全称是Interrupt Clear-Pending Registers是一个中断解挂控制寄存器组。其作用与 ISPR 相反对应位也和 ISER 是一样的。通过设置 1可以将挂起的中断接挂。写 0 无效。 IABR[8]全称是Interrupt Active Bit Registers是一个中断激活标志位寄存器组。对应位所代表的中断和 ISER 一样如果为 1则表示该位所对应的中断正在被执行。这是一个只读寄存器通过它可以知道当前在执行的中断是哪一个。在中断执行完了由硬件自动清零。 **IP[240]全称是Interrupt Priority Registers是一个中断优先级控制的寄存器组。**这个寄存器组相当重要STM32 的中断分组与这个寄存器组密切相关。IP 寄存器组由 240 个 8bit 的寄存器组成每个可屏蔽中断占用 8bit这样总共可以表示 240 个可屏蔽中断。而 STM32 只用到了其中的前 60 个。IP[59]~IP[0]分别对应中断 59~0。而每个可屏蔽中断占用的 8bit 并没有全部使用而是只用了高 4 位。这 4 位又分为抢占优先级和子优先级。抢占优先级在前子优先级在后。而这两个优先级各占几个位又要根据 SCB-AIRCR 中的中断分组设置来决定。这里简单介绍一下 STM32 的中断分组STM32 将中断分为 5 个组组 0~4。该分组的设置是由 SCB-AIRCR 寄存器的 bit10~8 来定义的。 通过这个表我们就可以清楚的看到组 0~4 对应的配置关系例如组设置为 3那么此时所有的 60 个中断每个中断的中断优先寄存器的高四位中的最高 3 位是抢占优先级低 1 位是响应优先级。每个中断你可以设置抢占优先级为 0~7响应优先级为 1 或 0。抢占优先级的级别高于响应优先级。而数值越小所代表的优先级就越高。
这里需要注意两点第一如果两个中断的抢占优先级和响应优先级都是一样的话则看哪个中断先发生就先执行第二高优先级的抢占优先级是可以打断正在进行的低抢占优先级中断的。而抢占优先级相同的中断高优先级的响应优先级不可以打断低响应优先级的中断。 中断优先级在程序中的配置
以下是中断优先级设置的步骤 ①系统运行开始的时候设置中断分组。确定组号也就是确定抢占优先级和响应优先级的 分配位数。设置函数为HAL_NVIC_PriorityGroupConfig。对于 HAL 库在文件stm32f1xx_hal.c 内部定义函数 HAL_Init 中有调用 HAL_NVIC_PriorityGroupConfig 函数进行相关设置所以我 们只需要修改 HAL_Init 内部对中断优先级分组设置即可。 ② 设置单个中断的中断优先级别和使能相应中断通道使用到的函数函数主要为函数HAL_NVIC_SetPriority 和函数HAL_NVIC_EnableIRQ。
三、问题汇总
1. ok此时有人问了如果中断的响应优先级和抢占优先级都一样呢谁先发生 根据ARM Cotex-M处理器的规范中断请求的处理顺序将由唯一的硬件优先级标识符决定即中断向量表中的位置。
2. 什么是中断向量表 中断向量表中是一个存储中断服务程序地址的表格每个中断都有唯一的中断号每一个中断号对应中断向量表中的条目中断号越低此中断在表中的位置越靠前就越先发生。
3. 我应该如何查看中断向量表 芯片的数据手册或者参考手册查找中断向量表的章节查找中断向量表的起始位置在KEIL5中搜索中断向量表的地址来查看。
4. 那么除了中断的响应优先级、抢占优先级、中断号还有那些影响中断响应的因素呢 中断处理函数的执行时间如果执行时间很长其他中断的请求有可能就被挂起只有当前的中断处理函数执行完成其他中断继续执行 中断屏蔽前面简单介绍了几种中断我们知道中断屏蔽某位置1该中断就不能发生即使优先级高也无法执行。
5. 那么问题又来了某中断正在发生是如何影响中断执行顺序的呢 举例中断1和中断2他们的响应和抢占相同中断1触发但是执行时间很长可能是数据处理运算此时2被触发但是他俩响应和抢占相同2就要等1处理完此时2就被挂起1结束后NVIC就会查看在1执行的过程中是否有中断挂起如果有就执行这里就是2了。
6. 问题又又来了1在执行2如何触发的 通常情况下触发的原因是指有中断源产生中断请求信号那么中断被触发此时不用考虑1是否在执行。
7. 问题又又又来了中断触发的原因只有中断产生了中断请求这一种情况吗 上个问题我们说到通常情况下是这样那不通常呢具体要取决于处理器的架构和中断控制器的功能。有以下触发原因 1.软件触发中断有些处理器允许软件生成中断请求信号触发中断。 2.异常或错误中断处理器发生异常、错误、故障的情况下可能触发响应的中断。 3.调试中断程序在debug调试的时候暂停跳转会响应中断。
8. 那么调试中断响应的是哪些中断 1.调试监听中断 2.断点 3.数据观察暂停
如果小伙伴对NVIC中断优先级管理还有其他疑问欢迎留言讨论如有错误还请指出
