福州做商城网站公司,设计师关注的十大网站,页面设计总结,电子产品外观设计一#xff0c;IIR滤波器 在FPGA - 滤波器 - FIR滤波器设计中可知#xff0c;数字滤波器是一个时域离散系统。任何一个时域离散系统都可以用一个N阶差分方程来表示#xff0c;即#xff1a; 式中#xff0c;x(n)和y(n)分别是系统的输入序列和输出序列#xff1b;aj和bi均为…一IIR滤波器 在FPGA - 滤波器 - FIR滤波器设计中可知数字滤波器是一个时域离散系统。任何一个时域离散系统都可以用一个N阶差分方程来表示即 式中x(n)和y(n)分别是系统的输入序列和输出序列aj和bi均为常数y(n-j)和x(n-i)项只有一次幂没有相互交叉相乘项故称为线性常系数差分方程。差分方程的阶数是由方程y(n-j)项中j的最大值与 最小值之差确定的。式中y(n-j)项j的最大值取N最小值取 0因此称为N阶差分方程。 当aj0且j0时N阶差分方程表示的系统为FIR滤波器。当aj≠0 且 j0 时 N阶差分方程表 示的系统为IIR Infinite Impulse Response滤波器。 IIR滤波器的单位脉冲响应是无限长的其系统函数为 系统的差分方程可以写成 从系统的差分方程可以很容易看出IIR滤波器有以下几个显著特性。
IIR滤波器同时存在不为零的极点和零点要保证IIR滤波器是稳定的系统需要使系统的极点在单位圆内。也就是说系统的稳定性是由系统的极点决定的。由于线性相位滤波器所有的零点和极点都是关于单位圆对称的所以只允许极点位于单位圆的原点。由于IIR滤波器存在不为零的极点因此只可能实现近似的线性相位特性。也正是因为IIR滤波器的非线性相位特性限制了其应用范围。在FPGA等数字硬件平台上实现IIR滤波器时由于存在反馈结构因此受限于寄存器的长度无法通过增加字长来实现全精度的运算运算过程中的有限字长效应是实现IIR滤波器时必须考虑的问题。 二FIR滤波器和IIR滤波器比较 IIR滤波器与FIR滤波器是最常见的数字滤波器两者的结构及分析方法相似。为了更好地理解这两种数字滤波器的异同下面对它们进行简单的比较:
在满足相同幅频响应设计指标的情况下FIR滤波器的阶数通常是IIR滤波器的阶数的510倍。FIR滤波器能得到严格的线性相位特性当FIR滤波器系数具 有对称结构时。在相同的阶数情况下IIR滤波器具有更好的幅度特性但相位特性是非线性的。FIR滤波器的单位脉冲响应是有限长的一般采用非递归结构必定是稳定的系统即使在有限精度运算时误差也比较小受有限字长效应的影响较小。IIR滤波器必须采用递归结构只有极点在单位圆内时才是稳定的系统IIR滤波器具有反馈结构由于运算过程中的截位处理容易引起振荡现象。FIR滤波器的运算是一种卷积运算可以采用快速傅里叶变换和其他快速算法运算速度快。IIR滤波器无法采用类似的快速算法。在设计方法上IIR滤波器可以利用模拟滤波器的设计公式、数据和表格等资料。FIR滤波器不能借助模拟滤波器的设计成果。 由于计算机设计软件的发展在设计FIR滤波器和IIR滤波器时均可采用现成的函数因此在工程设计中两者的设计难度均已大幅下降。IIR滤波器主要用于设计规格化的、频率特性为分段恒定的标准滤波器FIR滤波器要灵活得多适应性更强。在FPGA设计中FIR滤波器可以采用现成的IP核进行设计 工作量较小用于IIR滤波器设计的IP核很少一般需要手动编写代码工作量较大。当给定幅频响应而不考虑相位特性时如果FPGA的逻辑资源较少则可采用IIR滤波器当要求滤波器具有严格线性相位特性 或幅度特性不同于典型模拟滤波器的特性时通常采用FIR滤波器 三IIR滤波器的MATLAB设计 一般来讲IIR滤波器的设计方法可以分为三种原型转换法、直接设计法以及直接调用MATLAB中设计IIR滤波器的函数。从工程设计 的角度来讲前两种设计方法都比较烦琐且需要对IIR滤波器的基础 理论知识有更多的了解因此工程中大多直接调用MATLAB中设计IIR滤波器的函数。 MATLAB提供了多种用于设计IIR滤波器的函数通常采用的是根据 原型转换法实现的5种设计IIR滤波器的函数butter()函数巴特沃斯函数、cheby1()函数切比雪夫I型函数、cheby2()函数切比雪夫Ⅱ型函数、ellip()函数椭圆滤波器函数及yulewalk()函数。 3.1 butter()函数设计IIR滤波器 在MATLAB中可以利用butter()函数直接设计各种形式的数字滤 波器也可设计模拟滤波器其语法为
[b,a] butter(n,Wn);
[b,a] butter(n,Wn,ftype);
[z,p,k] butter(n,Wn);
[z,p,k] butter(n,Wn,ftype);
[A,B,C,D] butter(n,Wn);
[A,B,C,D] butter(n,Wn,ftype); butter()函数可以设计低通、高通、带通和带阻等各种形式的滤波器。 输入参数 : n - 滤波器阶数 整数标量 Wn - 截止频率注意Wn fc_low/(fs/2) 标量 | 二元素向量 ftype - 滤波器类型 low | bandpass | high | stop 输出参数: b,a - 传递函数系数 行向量 z,p,k - 零点、极点和增益 列向量、标量 A,B,C,D - 状态空间矩阵 矩阵 例如要设计采样频率为2000 Hz、阶数为12、截止频率为600 Hz 的高通巴特沃斯数字滤波器并画出滤波器的频率响应只需在 MATLAB中使用下面的命令即可。
[b,a] butter(12,600*2/2000,high);
freqz(b,a,128,2000); 3.2 cheby1()函数设计IIR滤波器 在MATLAB中可以利用cheby1()函数直接设计各种形式的数字滤 波器也可设计模拟滤波器其语法为
[b,a] cheby1(n,Rp,Wn);
[b,a] cheby1(n,Rp,Wn,ftype);
[z,p,k] cheby1(n,Rp,Wn);
[z,p,k] cheby1(n,Rp,Wn,ftype);
[A,B,C,D] cheby1(n,Rp,Wn);
[A,B,C,D] cheby1(n,Rp,Wn,ftype); cheby1函数先设计出切比雪夫I型的模拟原型滤波器然后用原型变换法得到数字低通、高通、带通或带阻滤波器。切比雪夫I型滤波器 在通带是等纹波的在阻带是单调的可以设计低通、高通、带通和 带阻各种形式的滤波器。 输入参数 : n - 滤波器阶数 整数标量 Rp -通带纹波最大衰减 单位dB Wn - 截止频率注意Wn fc_low/(fs/2) 标量 | 二元素向量 ftype - 滤波器类型 low | bandpass | high | stop 输出参数: b,a - 传递函数系数 行向量 z,p,k - 零点、极点和增益 列向量、标量 A,B,C,D - 状态空间矩阵 矩阵 例如要设计采样频率为2000 Hz、阶数为12、截止频率为600 Hz、通带衰减为0.5 dB的低通切比雪夫I型数字滤波器并画出滤波器的频率响应只需在MATLAB中使用以下命令即可。
[b,a] cheby1(12,0.5,600*2/2000);
freqz(b,a,128,2000); 3.3 cheby2()函数设计IIR滤波器 用cheby2()函数直接设计各种形式的数字滤波器也可设计模拟滤波器。 函数的使用方法与cheby1()完全相同只是利用cheby1()函数设计的滤波器在通带是等纹波的在阻带是单调的而利用cheby2()函数设计的滤波器在阻带是等纹波的在通带是单调的。 例如要设计采样频率为2000 Hz、阶数为12、截止频率为600 Hz、通带衰减为0.5 dB的低通切比雪夫II型数字滤波器并画出滤波器的频率响应只需在MATLAB中使用以下命令即可。
[b,a] cheby2(12,0.5,600*2/2000);
freqz(b,a,128,2000); 3.4 ellip()函数设计IIR滤波器 在MATLAB中可以利用ellip()函数直接设计各种形式的数字滤波 器也可设计模拟滤波器其语法为
[b,a] ellip(n,Rp,Rs,Wn);
[b,a] ellip(n,Rp,Rs,Wn,ftype);
[z,p,k] ellip(n,Rp,Rs,Wn);
[z,p,k] ellip(n,Rp,Rs,Wn,ftype);
[A,B,C,D] ellip(n,Rp,Rs,Wn);
[A,B,C,D] ellip(n,Rp,Rs,Wn,ftype); 在利用ellip()函数设计IIR滤波器时先设计出椭圆滤波器然后用原型变换法得到数字低通、高通、带通或带阻滤波器。在模拟滤波器的设计中采用椭圆滤波器的设计是最为复杂的一种设计方法 但它设计出的滤波器的阶数最小同时它对参数的量化灵敏度最敏感。 输入参数 : n - 滤波器阶数 整数标量 Rp -通带纹波最大衰减 单位dB Rs -阻带波纹最小衰减 单位 dB Wn - 截止频率注意Wn fc_low/(fs/2) 标量 | 二元素向量 ftype - 滤波器类型 low | bandpass | high | stop 输出参数: b,a - 传递函数系数 行向量 z,p,k - 零点、极点和增益 列向量、标量 A,B,C,D - 状态空间矩阵 矩阵 例如要设计采样频率为2000 Hz、阶数为12、截止频率为600 Hz、通带衰减为5dB、阻带衰减为80 dB的低通椭圆滤波器并画出滤波器的频率响应只需在MATLAB中使用以下命令即可。
[b,a] ellip(12,5,8,0,600*2/2000);
freqz(b,a,128,2000); 3.5 yulewalk()函数设计IIR滤波器 在MATLAB中yulewalk()函数用于设计递归数字滤波器。与前面介绍的几种IIR滤波器设计函数不同的是yulewalk()函数只能设计数字滤波器不能设计模拟滤波器。yulewalk()实际是一种在频域采用 了最小均方法来设计滤波器的函数其语法形式为
[b,a] yulewalk(n,f,m)yulewalk()函数中的参数n表示滤波器的阶数f 和m用于表征滤波器的幅频响应。其中f是一个向量它的每一个元素都是01的实数 表示频率其中1表示采样频率的1/2且f中的元素必须是递增的第 一个元素必须是0最后一个元素必须是1。m是频率f处的幅度响应 它也是一个向量长度与f相同。当确定了理想滤波器的频率响应后 为了避免从通带到阻带的过渡陡峭应对过渡带宽进行多次仿真试验以便得到最优的滤波器设计。 例如要设计一个12阶的低通滤波器滤波器的截止频率为600 Hz采样频率为2000 Hz采用yulewalk()函数的设计方法为:
f [0 600*2/2000 600*2/2000 1];
m [1 1 0 0];
[b,a] yulewalk(9,f,m);
freqz(b,a,128,2000);3.6 使用FDATOOL设计IIR滤波器 除了一些常用的滤波器函数MATLAB还提供了数字滤波器的专用 设计工具FDATOOL。FDATOOL的突出优点是直观、方便用户只需设置几个参数即可查看IIR滤波器频率响应、零点/极点、单位脉冲响应、系数等信息。 例子采用FDATOOL设计带通IIR滤波器 采用FDATOOL设计一个带通IIR滤波器通带范围为12002400 Hz低频过渡带宽为9001200 Hz高频过渡带宽为24002700 Hz 采样频率为9000 Hz的等阻带纹波滤波器要求阻带衰减大于70 dB。 启动MATLAB后在命令行窗口中输入“fdatool”后按下回车键 即可打开FDATOOL界面如上图所示。
第一步在“Frequency Specifications”中设置IIR滤波器的 截止频率。第二步在“Response Type”中选中“Bandpass”表示设计的是带通IIR滤波器。第三步在“Design Method”中选中“IIR”在“IIR”的下 拉列表中选择“Elliptic”。第四步在“Filter Order”中选中“Minimum order”表示 采用最小阶数来完成设计。第 五 步 单 击 FDATOOL 界 面 左 下 方 的 “ ” 按 钮 Design Filter滤波器设计即可开始IIR滤波器的设计。第六步根据FDATOOL中的幅频响应曲线调整IIR滤波器的阶数 直到满足设计要求为止。至此使用FDATOOL完成了带通滤波器的设计用户可以通过 单击菜单“Analysis→ Filter Coefficients”来查看IIR滤波器的系数。 四IIR滤波器的FPGA实现
4.1 IIR滤波器系数的量化方法 例如采用 cheby2()函数设计一个阶数为7长度为8、采样频率为12.5MHz、截 止频率为3.125MHz、阻带衰减为60 dB的低通IIR滤波器可在MATLAB 的命令行窗口中直接输入下面的命令
[b,a] cheby2(7,60,0.5);
按回车键后可以直接在命令行窗口中获取低通IIR滤波器的系数 向量即: 在进行FPGA实现时必须对低通IIR滤波器的系数进行量化处理 如对系数进行12 bit量化可在MATLAB命令行窗口中直接输入下面的 命令
m max(max(abs(a),abs(b)));
Qb round(b/m*(2^(12-1)-1));
Qa round(a/m*(2^(12-1)-1));
即 Qb [13 38 74 99 99 74 38 13]
Qa [900 -1632 2047 -1427 725 -215 42 -3] 根据低通IIR滤波器系统函数可直接写出其差分方程即
900y(n)13[x(n)x(n-7)]38[x(n-1)x(n-6)]74[x(n-2)x(n-5)]99[x(n-3)x(n-4)]-[-1623y(n-1)2047y(n-2)-1427y(n-3)725y(n-4)-215y(n-5)42y(n-6)-3y(n-7)] 需要特别注意的是上式的左边乘了一个常系数即量化后 的Qa(1)。由于上式的递归特性为了正确求解下一个输出值 需要在计算上式右边后除以900以获取正确的输出结果。也就是说在FPGA实现时需要增加一级常数除法运算。 在进行除法运算的FPGA实现时即使常系数的除法运算也是十分耗费资源的。但当除数是2的整数幂次方时可根据二进制数运算的特点直接采用移位的方法来近似实现除法运算。移位运算不仅占用 的硬件资源少而且运算速度快。因此在上式所表示的低通IIR滤波器时一个简单可行的方法是在进行系数量化时有意将量化后的分母项系数的第一项设置为2的整数幂次方。仍然采用MATLAB来 对低通IIR滤波器系数进行量化其命令为
m max(max(abs(a),abs(b)));
Qm floor(log2(m/a(1)));
if Qm log2(m/a(1))Qm Qm 1;
end
Qm 2^Qm;
Qb round(b/Qm*(2^(12-1)-1));
Qa round(a/Qm*(2^(12-1)-1));
disp(Qb);
disp(Qa);
即 Qb [ 7 21 42 56 56 42 21 7]
Qa [512 -922 1163 -811 412 -122 24 -2] 4.2 IIR滤波器的FPGA设计 对上述例子所述的IIR滤波器进行Verilog HDL设计并仿真测试 FPGA实现后的IIR滤波效果其中系统时钟信号频率为12.5 MHz、数据输入速率为12.5 MHz、输入数据的位宽为8对IIR滤波器的系数进行12 bit量化。
所要实现的IIR滤波器的差分方程为
512y(n)7[x(n)x(n-7)]21[x(n-1)x(n-6)]42[x(n-2)x(n-5)]56[x(n-3)x(n-4)]-[-922y(n-1)1163y(n-2)-811y(n-3)412y(n-4)-122y(n-5)24y(n-6)-2y(n-7)] 计算上式右边后再除以512即可完成一次完整的滤波运 算。根据FPGA的特点可采用右移9 bit的方法来近似实现除以512运算。因此直接型结构IIR滤波器的实现结构如图表示。 从上图可以看出对于零点处零点系数直接型结构IIR滤波器实现结构其实可完全看成没有反馈结构的FIR滤波器并且可以利用对称系数的特点进一步减少乘法运算。对于极点处极点系数直接型结构IIR滤波器的实现结构即求取Yout信号的过程也可以看成 一个没有反馈结构的FIR滤波器。整个IIR滤波器的闭环过程是在求取 Ysum的减法器以及移位算法实现除法运算的过程中完成的。
4.2.1 零点系数的Verilog 代码设计 零点处的IIR滤波器可完全看成FIR滤波器因此可采用FIR滤波器 的FPGA实现方法。 代码如下
module zero_point(input clk ,input reset ,input signed [7 :0] Xin ,output signed [15:0] Xout ); reg signed [7:0]Xin_reg [7:0];reg [3:0] i;reg [3:0] j;//数据存入到移位寄存器always (posedge clk or negedge reset) begin if(reset) beginfor(i0;i8;ii1)Xin_reg[i] 8d0;end else beginfor(j0;j8;jj1)Xin_reg[j1] Xin_reg[j];Xin_reg[0] Xin;endend//对称系数的输入数据相加wire signed [8:0] Add_reg[3:0];assign Add_reg[0] Xin_reg[0] Xin_reg[7];assign Add_reg[1] Xin_reg[1] Xin_reg[6];assign Add_reg[2] Xin_reg[2] Xin_reg[5];assign Add_reg[3] Xin_reg[3] Xin_reg[4];//采用移位(左移)相加方法实现乘法运算wire [15:0] Mult_reg[3:0];assign Mult_reg[0] {{6{Add_reg[0][8]}},Add_reg[0],2d0} {{7{Add_reg[0][8]}},Add_reg[0],1d0} {{8{Add_reg[0][8]}},Add_reg[0]}; //7 2^2 2^1 2^0assign Mult_reg[1] {{4{Add_reg[1][8]}},Add_reg[1],4d0} {{6{Add_reg[1][8]}},Add_reg[1],2d0} {{8{Add_reg[1][8]}},Add_reg[1]}; //12 2^4 2^2 2^0assign Mult_reg[2] {{3{Add_reg[2][8]}},Add_reg[2],5d0} {{5{Add_reg[2][8]}},Add_reg[2],3d0} {{7{Add_reg[2][8]}},Add_reg[2],1d0}; //42 2^5 2^3 2^1assign Mult_reg[3] {{3{Add_reg[3][8]}},Add_reg[3],5d0} {{4{Add_reg[3][8]}},Add_reg[3],4d0} {{5{Add_reg[3][8]}},Add_reg[3],3d0}; //56 2^5 2^4 2^3//对IIR滤波器系数与输入数据的相乘结果进行累加assign Xout Mult_reg[0] Mult_reg[1] Mult_reg[2] Mult_reg[3];
endmodule
4.2.2 极点系数的Verilog 代码设计 极点处的IIR滤波器也可可完全看成一个FIR滤波器因此可采用 FIR滤波器的FPGA实现方法。 其中
Zero(n) 7[x(n)x(n-7)]21[x(n-1)x(n-6)]42[x(n-2)x(n-5)]56[x(n-3)x(n-4)]
Pole(n) [-922y(n-1)1163y(n-2)-811y(n-3)412y(n-4)-122y(n-5)24y(n-6)-2y(n-7)]
y(n) [zero(n)-Pole(n)]/512 8-14 由于极点系数绝对值的和为34569221163811412122242不包括y(n)前面的系数512 因此输出数据相对于输入数据需增加12 bit共20 bit。 代码如下
module pole_point (input clk ,input reset ,input signed [7 :0] Yin ,output signed [15:0] Yout
);reg signed [7:0]Yin_reg[6:0];reg [3:0] i;reg [3:0] j;//将数据存入到以为寄存器Yin_reg中always (posedge clk or negedge reset) begin if(reset) beginfor(i0;i7;ii1)Yin_reg[i] 8d0;end else beginfor(j0;j7;jj1)Yin_reg[j1] Yin_reg[j];Yin_reg[0 ] Yin;endend//实例化有符号乘法器IP核wire signed [11:0] coe [7:0];wire signed [19:0] Mult_reg[6:0];// assign coe[0] 12d512;assign coe[1] 12d922;assign coe[2] 12d1163;assign coe[3] 12d811;assign coe[4] 12d412;assign coe[5] 12d122;assign coe[6] 12d24;assign coe[7] 12d2;mult u1(.a(coe[1]), .b(Yin_reg[0]), .p(Mult_reg[0]));mult u2(.a(coe[2]), .b(Yin_reg[1]), .p(Mult_reg[1]));mult u3(.a(coe[3]), .b(Yin_reg[2]), .p(Mult_reg[2]));mult u4(.a(coe[4]), .b(Yin_reg[3]), .p(Mult_reg[3]));mult u5(.a(coe[5]), .b(Yin_reg[4]), .p(Mult_reg[4]));mult u6(.a(coe[6]), .b(Yin_reg[5]), .p(Mult_reg[5]));mult u7(.a(coe[7]), .b(Yin_reg[6]), .p(Mult_reg[6]));//对IIR滤波器系数和输入数据相乘结果累加assign Yout Mult_reg[0] Mult_reg[1] Mult_reg[2] Mult_reg[3] Mult_reg[4] Mult_reg[5] Mult_reg[6];endmodule 4.2.3 顶层文件的代码设计 顶层文件代码
module IIR_filter (input clk ,input reset ,input signed [7 :0] din ,output signed [15:0] dout
);//例化 零点 极点模块wire [15:0]Xout;wire signed [7: 0]Yin;wire signed [19:0]Yout;wire signed [20:0]Ysum;zero_point zero_point_inst(.clk (clk) ,.reset (reset) ,.Xin (din) ,.Xout (Xout)); pole_point pole_point_inst(.clk (clk) ,.reset (reset) ,.Yin (Yin) ,.Yout (Yout) );assign Ysum Xout - Yout;//IIR滤波器系数中的a(1) 512,需要将加法结果除以512可采用右移9位方法实现wire signed [20:0] Ydiv;assign Ydiv {{9{Ysum[20]}},Ysum[20:9]};//IIR滤波器输出数据范围与输入数据范围相同assign Yin (reset) ? 8d0 : Ydiv[7:0];assign dout Yin;endmodule IIR滤波器输出数据为Ysum除以512的结果。为 了减少运算资源、提高运算速度可采用右移9位的方法来实现近似除以512的运算。由于IIR滤波器的输出数据的位宽与输入数据的位宽相 同因此直接取Ydiv的低8bit作为IIR滤波器的最终输出数据。 参考文献
[1]刘谋,张梦豪,余丽仙,等.基于FPGA的IIR数字滤波器设计方法[J].电子技术,2020,49(11):1-3.
[2]杜勇.Xilinx FPGA 数字信号处理设计[M].电子工业出版社:202003.339.
[3]黄玉健,黄永庆.基于Matlab的级联型IIR滤波器设计与FPGA实现[J].梧州学院学报,2018,28(06):26-32.
[4]陈鑫磊,辛晓宁,黄鑫.IIR数字滤波器设计与FPGA实现[J].微处理机,2018,39(01):43-47.
[5]李秀花,马雯.基于FPGA的IIR数字滤波器设计与实现[J].电子技术,2016,45(05):58-60.
