英国男女做那个视频网站,学校如何建网站,北海 网站建设 公司,南京市工程造价信息网前言#xff1a;本文章为FPGA问答系列#xff0c;我们会定期整理FPGA交流群#xff08;包括其他FPGA博主的群#xff09;里面有价值的问题#xff0c;并汇总成文章#xff0c;如果问题多的话就每周整理一期#xff0c;如果问题少就每两周整理一期#xff0c;一方面是希…前言本文章为FPGA问答系列我们会定期整理FPGA交流群包括其他FPGA博主的群里面有价值的问题并汇总成文章如果问题多的话就每周整理一期如果问题少就每两周整理一期一方面是希望能帮到不经常看群消息的小伙伴另一方面也算是我们的技术积累。
QVivado的Implementation阶段约束报警告
[Vivado 12-627] No clocks matched sys_clk. [timing.xdc:37](63 more like this)A对于约束的问题我们可以在Vivado的tcl中先执行一下这些约束指令如果有问题的话会报出来的然后就再将指令拆开执行看是不是指令中的get_pins没有获取到正确的结果。
Q画Pblock有什么讲究吗
A其实Pblock的原则都比较简单首先Xilinx建议Pblock最好是矩形其次如果需要画Pblock的module直接接到了pad上那这个Pblock的位置要尽量靠近pad减少走线延迟当然Pblock的大小肯定要比实际的资源数多一些保证可以放下我们的module。再补充几点关于Pblock的知识可能大家容易忽略的
在画了Pblock后只能保证module只使用Pblock内部的逻辑资源不能保证其他模块使用该Pblock中的资源也不能保证该模块不使用Pblock外部的布线资源在vivado的Tools-Floorplanning- Place Pblocks可以看到需要自动设置的Pblock如果对于画Pblock始终没有明确的思路那可以试试USER_CLUSTER这个属性就是让工具自动布线更紧凑些
QVivado中的smartConnect和InterConnect有什么区别
A这应该是很多工程师的困惑都有了InterConnect为啥又有smartConnect首先直观上的体现就是smartConnect的接口要少这个就不多说了。
在AMD的官网上有个回复是
Both IP have the same functionnalities.
AXI SmartConnect is the successor to AXI Interconnect, it uses a different IP technology. You should use it for any new design.在UG994中有这样一段描述
The AMD LogiCORE™ IP AXI InterConnect and SmartConnect cores both connect one or more AXI memory-mapped master devices to one or more memory-mapped slave devices; however, the SmartConnect is more tightly integrated into the Vivado design environment to automatically configure and adapt to connected AXI master and slave IP with minimal user intervention. The AXI Interconnect can be used in all memory-mapped designs.There are certain cases for high bandwidth application where using a SmartConnect provides better optimization. The SmartConnect IP delivers the maximum system throughput at low latency by synthesizing a low area custom interconnect that is optimized for important interfaces.因此有些场景下SmartConnect比InterConnect的性能更好延时更低带宽更大。
微信公众号傅里叶的猫
