做网站和做产品,河南省建设工程信息网招标公告,有没有资源可以在线观看,成品网站开发目录 基本原理 verilog代码 仿真结果 基本原理 多路并行dds#xff0c;传统DDS的局限性在于输出频率有限。根据奈奎斯特采样定理#xff0c;单路DDS的输出频率应小于系统时钟频率的一半。但是在很多地方#xff0c;要使采样率保持一致#xff0c;所以#xff0c;为了… 目录 基本原理 verilog代码 仿真结果 基本原理 多路并行dds传统DDS的局限性在于输出频率有限。根据奈奎斯特采样定理单路DDS的输出频率应小于系统时钟频率的一半。但是在很多地方要使采样率保持一致所以为了提高采样率可以采样多路并行dds技术然后并转串输出提高采样率。 这里假设使用4个dds产生4路并行的dds其中4路dds的可以分别表示为 可以从上式中看出4路dds的pinc频率控制字是一样差别是在其相位差poffDDS0的poff是0DDS1的poff是fofs*1DDS2的poff是fofs*2DDS3的poff是fofs*3 假如fs是100MHz调用4个并行的dds然后按照顺序将4路并行的dds拼接成一路并转串这样就相当于采样率是4*fs,即400MHz采样率下的数据 verilog代码 这里使用4路并行dds assign dds_pinc 32d107374182; //fs 100m.f_out 10M 30bit ;26843545 //107374182
assign dds_poff 32d107374182*0; //fs 100m.f_out 10M 30bit ; 26843545
//
assign dds_pinc_1 32d107374182; //fs 100m.f_out 10M 30bit ;
assign dds_poff_1 32d107374182*1; //fs 100m.f_out 10M 30bit ; //26843545
//
assign dds_pinc_2 32d107374182; //fs 100m.f_out 10M 30bit ;
assign dds_poff_2 32d107374182*2; //fs 100m.f_out 10M 30bit ;
//
assign dds_pinc_3 32d107374182; //fs 100m.f_out 10M 30bit ;
assign dds_poff_3 32d107374182*3; //fs 100m.f_out 10M 30bit ;
assign dds_t_data {dds_poff,dds_pinc};
assign dds_t_data_1 {dds_poff_1,dds_pinc_1};
assign dds_t_data_2 {dds_poff_2,dds_pinc_2};
assign dds_t_data_3 {dds_poff_3,dds_pinc_3};
//
always(posedge clk) begin if(rst 1b1)begin gen_valid 1b0;end else if(start 1b1)begin gen_valid 1b1;end else begin gen_valid gen_valid;end
endassign sin_0 m_axis_data_tdata[31:16];
assign cos_0 m_axis_data_tdata[15:0];
assign sin_1 m_axis_data_tdata_1[31:16];
assign cos_1 m_axis_data_tdata_1[15:0];
assign sin_2 m_axis_data_tdata_2[31:16];
assign cos_2 m_axis_data_tdata_2[15:0];
assign sin_3 m_axis_data_tdata_3[31:16];
assign cos_3 m_axis_data_tdata_3[15:0];
dds100m_0 dds100m_0_inst (.aclk(clk), // input wire aclk.s_axis_config_tvalid(gen_valid), // input wire s_axis_config_tvalid.s_axis_config_tdata(dds_t_data), // input wire [63 : 0] s_axis_config_tdata.m_axis_data_tvalid(dds_data_valid), // output wire m_axis_data_tvalid.m_axis_data_tdata(m_axis_data_tdata), // output wire [31 : 0] m_axis_data_tdata.m_axis_phase_tvalid(), // output wire m_axis_phase_tvalid.m_axis_phase_tdata() // output wire [31 : 0] m_axis_phase_tdata
);
dds100m_0 dds100m_1_inst (.aclk(clk), // input wire aclk.s_axis_config_tvalid(gen_valid), // input wire s_axis_config_tvalid.s_axis_config_tdata(dds_t_data_1), // input wire [63 : 0] s_axis_config_tdata.m_axis_data_tvalid(dds_data_valid), // output wire m_axis_data_tvalid.m_axis_data_tdata(m_axis_data_tdata_1), // output wire [31 : 0] m_axis_data_tdata.m_axis_phase_tvalid(m_axis_phase_tvalid), // output wire m_axis_phase_tvalid.m_axis_phase_tdata(m_axis_phase_tdata) // output wire [31 : 0] m_axis_phase_tdata
);
dds100m_0 dds100m_2_inst (.aclk(clk), // input wire aclk.s_axis_config_tvalid(gen_valid), // input wire s_axis_config_tvalid.s_axis_config_tdata(dds_t_data_2), // input wire [63 : 0] s_axis_config_tdata.m_axis_data_tvalid(dds_data_valid), // output wire m_axis_data_tvalid.m_axis_data_tdata(m_axis_data_tdata_2), // output wire [31 : 0] m_axis_data_tdata.m_axis_phase_tvalid(m_axis_phase_tvalid), // output wire m_axis_phase_tvalid.m_axis_phase_tdata(m_axis_phase_tdata) // output wire [31 : 0] m_axis_phase_tdata
);
dds100m_0 dds100m_3_inst (.aclk(clk), // input wire aclk.s_axis_config_tvalid(gen_valid), // input wire s_axis_config_tvalid.s_axis_config_tdata(dds_t_data_3), // input wire [63 : 0] s_axis_config_tdata.m_axis_data_tvalid(dds_data_valid), // output wire m_axis_data_tvalid.m_axis_data_tdata(m_axis_data_tdata_3), // output wire [31 : 0] m_axis_data_tdata.m_axis_phase_tvalid(m_axis_phase_tvalid), // output wire m_axis_phase_tvalid.m_axis_phase_tdata(m_axis_phase_tdata) // output wire [31 : 0] m_axis_phase_tdata
); 仿真结果 可以从上图中看出输出的余弦波有明显的相位差最后只需要将这4路并行的dds拼接起来并转出即可实现4*fs 采样率。
