好网站的建设标准,美萍物业管理系统,精准营销的好处,邯郸优企网络1. 背景 从A75开始#xff0c;ARM提出了一个新的多核心管理系统单元#xff0c;叫做DSU(DynamIQ Shared Unit)。DSU的核心功能是控制CPU内核#xff0c;使其成簇Cluster使用#xff0c;簇内每一个核心可以单独开关、调整频率/电压#xff0c;能效表现更佳#xff0c;甚至…1. 背景 从A75开始ARM提出了一个新的多核心管理系统单元叫做DSU(DynamIQ Shared Unit)。DSU的核心功能是控制CPU内核使其成簇Cluster使用簇内每一个核心可以单独开关、调整频率/电压能效表现更佳甚至制造商是可以将不同核心以不对等的数量放到一个簇内兼顾成本与性能。 再有就是L3缓存的共享。DSU能够使用CCI、CCN或是CMN不同总线技术把CPU与SoC里其它单元GPU、Modem、内存高速连接起来假如它拥有4MB三级缓存能以动态方式分配缓存给每个核心比如说Cortex-A75×1 Cortex-A55×7下可以将3MB缓存分配给A75核心剩下7个A55核心共享1MB缓存甚至可将三级缓存交给GPU等单元使用灵活性非常高 在设计DynamIQ之时ARM还考虑到冗余需求比如相比智能手机汽车对可靠性、冗余度要求高出不少DynamIQ允许多个簇通过CCIX连接在一起这样处理器就可以分布于汽车不同位置当发生交通意外一个簇受损时DynamIQ技术可以调用出备用处理器保证汽车正常运转。
2. DSU结构
DynamIQ cluster顶层由DSU与DebugBlock组成。
DSU包含L3、ctrl logic external interface。
DebugBlock包含3组apb接口、rom、CTM、CTI PMU。 2.1 组件说明
元件描述CPU桥接器CPU 网桥控制内核和 DSU 之间的缓冲和异步处理。时钟和电源管理群集支持一组由外部电源控制器控制的省电模式。这些模式是通过 P 通道上的电源模式请求来选择的对于每个内核以及用于 DSU 的单独 PChannel。 通过从外部时钟控制器向DSU发出的Q通道请求来支持时钟门控。Q 通道允许单独控制 SCLK、PCLK、ATCLK 和 GICCLK 时钟输入。Snoop 控制单元SCU 保持集群中所有数据缓存之间的一致性存在私有的缓冲区L3 缓存 缓存大小实现为 256KB、512KB、1MB、1.5MB、2MB、3MB 或 4MB。 所有缓存的行长均为 64 字节。 可选择实现数据和标签RAM的ECC保护。 主存储器主控主存储器接口最多支持两个ACE或CHI主接口。加速器一致性端口加速器一致性端口 ACP 是可选的从接口。ACP 提供对可缓存内存的直接内存访问。SCU 通过检查 ACP 访问在核心和 L3 缓存中的分配来保持缓存一致性。ACP 实现了ACELite 协议的子集。外设端口外设端口是可选的主接口提供对紧密耦合加速器的DEVICE访问。该端口实现 AXI 4 主接口协议。DSU系统控制寄存器DSU 实现一组系统控制寄存器这些寄存器对群集中的所有内核都是通用的。您可以从 集群中的任何内核访问这些寄存器。这些寄存器提供 1.控制群集的电源管理。 2.L3缓存分区控制。 3.CHI QoS总线控制和方案ID分配。 4.有关 DSU硬件配置的信息。 5.L3 缓存命中和未命中计数信息。调试和跟踪组件每个内核都包括一个嵌入式跟踪宏单元 ETM允许在调试时进行程序跟踪。 来自内核的触发事件被合并并输出到调试 APB 主节点。在调试 APB 从机上接收到内核的触发事件和调试寄存器访问。群集到 DebugBlock APB当 APB 写入时来自内核的触发事件将传输到 DebugBlockDebugBlock 群集 APB触发事件在APB 写入 DSU 时传输到内核。来自系统调试APB 的寄存器访问被传输到 DSU系统调试 APB系统调试 APB 从属接口连接到外部 CoreSight 组件如调试访问端口DAPCTI 和 CTMDebugBlock 实现嵌入式交叉触发器 ECT。交叉触发接口 CTI 分配给集群 中的每个 PE如果存在则为集群 ELA 分配额外的 CTI。CTI 通过交叉触发矩阵 CTM 相互连接。实现单个外部通道接口允许将交叉触发扩展到 SoC。调试ROMROM 表包含系统中的组件列表。调试器可以使用 ROM 表来确定实现了哪些CoreSight 组件电源管理和时钟门控DebugBlock 实现了两个 Q 通道接口一个用于控制 PCLK 时钟的请求另一个用于控制调试电源域的请求。 3. DSU AE结构 DSU AE主要是添加了比较器再有就是亮色部分都复制一份包括执行逻辑、时钟、功率状态各个界面当然缓存不能复制那样成本太高也意义不大。 3.1 Split模式 3.2 lockstep模式 3.3 Hybrid模式 3.4 CMN ARM发展了一种介于总线和NoC之间的连接系统称之为CMN主要用于连接CPU内核也可以CPU内核和加速器之间的连接。采用MESH网格结构但没有路由功能本质上还是总线但MESH网格支持的单元很多远比一般总线要多最高可支持512核支持512MB的L3缓存目标市场主要是HPC领域。
